Parte del contenido de esta aplicación no está disponible en este momento.
Si esta situación persiste, contáctenos aComentarios y contacto
1. (WO2019009872) SELF-ALIGNED BACK-GATE TOP-CONTACT THIN-FILM TRANSISTOR
Datos bibliográficos más recientes de la Oficina Internacional    Formular observación

Nº de publicación: WO/2019/009872 Nº de la solicitud internacional: PCT/US2017/040551
Fecha de publicación: 10.01.2019 Fecha de presentación de la solicitud internacional: 01.07.2017
CIP:
H01L 29/786 (2006.01) ,H01L 29/40 (2006.01) ,H01L 21/033 (2006.01)
H ELECTRICIDAD
01
ELEMENTOS ELECTRICOS BASICOS
L
DISPOSITIVOS SEMICONDUCTORES; DISPOSITIVOS ELECTRICOS DE ESTADO SOLIDO NO PREVISTOS EN OTRO LUGAR
29
Dispositivos semiconductores adaptados a la rectificación, amplificación, generación de oscilaciones o a la conmutación que tienen al menos una barrera de potencial o de superficie; Condensadores o resistencias, que tienen al menos una barrera de potencial o de superficie, p. ej. unión PN, región de empobrecimiento, o región de concentración de portadores de carga; Detalles de cuerpos semiconductores o de sus electrodos
66
Tipos de dispositivos semiconductores
68
controlables únicamente por la corriente eléctrica suministrada, o la tensión eléctrica aplicada, a un electrodo que no transporta la corriente a rectificar, amplificar o conmutar
76
Dispositivos unipolares
772
Transistores de efecto de campo
78
estando producido el efecto de campo por una puerta aislada
786
Transistores de película delgada
H ELECTRICIDAD
01
ELEMENTOS ELECTRICOS BASICOS
L
DISPOSITIVOS SEMICONDUCTORES; DISPOSITIVOS ELECTRICOS DE ESTADO SOLIDO NO PREVISTOS EN OTRO LUGAR
29
Dispositivos semiconductores adaptados a la rectificación, amplificación, generación de oscilaciones o a la conmutación que tienen al menos una barrera de potencial o de superficie; Condensadores o resistencias, que tienen al menos una barrera de potencial o de superficie, p. ej. unión PN, región de empobrecimiento, o región de concentración de portadores de carga; Detalles de cuerpos semiconductores o de sus electrodos
40
Electrodos
H ELECTRICIDAD
01
ELEMENTOS ELECTRICOS BASICOS
L
DISPOSITIVOS SEMICONDUCTORES; DISPOSITIVOS ELECTRICOS DE ESTADO SOLIDO NO PREVISTOS EN OTRO LUGAR
21
Procedimientos o aparatos especialmente adaptados para la fabricación o el tratamiento de dispositivos semiconductores o de dispositivos de estado sólido, o bien de sus partes constitutivas
02
Fabricación o tratamiento de dispositivos semiconductores o de sus partes constitutivas
027
Fabricación de máscaras sobre cuerpos semiconductores para tratamiento fotolitográfico ulterior, no prevista en el grupoH01L21/18óH01L21/34232
033
incluyendo capas inorgánicas
Solicitantes:
LIN, Kevin [US/US]; US
LE, Van [US/US]; US
SHARMA, Abhishek [US/US]; US
INTEL CORPORATION [US/US]; 2200 Mission College Boulevard Santa Clara, California 94054, US
Personas inventoras:
LIN, Kevin; US
LE, Van; US
SHARMA, Abhishek; US
Mandataria/o:
BRASK, Justin, K.; US
Datos de prioridad:
Título (EN) SELF-ALIGNED BACK-GATE TOP-CONTACT THIN-FILM TRANSISTOR
(FR) TRANSISTOR EN COUCHES MINCES AUTO-ALIGNÉ À CONTACT SUPÉRIEUR ET À GRILLE ARRIÈRE
Resumen:
(EN) Embodiments of the invention include a method of forming a thin-film transistor (TFT) with self-aligned source and drain electrodes. In an embodiment, the method includes forming a TFT stack. Embodiments include forming a first backbone hardmask over the TFT stack, and forming spacers along sidewalls of the first backbone hardmask. In an embodiment the method also includes forming first trenches into the TFT stack, where the first backbone hardmask and the spacers are used as an etch mask to define the trenches, and depositing a interlayer dielectric (ILD) into the trenches and forming a second backbone hardmask over the ILD, where the second backbone hardmask is formed between the spacers, and removing the spacers. In an embodiment the method includes forming second trenches into the material stack, and forming source electrodes and drain electrodes in the trenches.
(FR) Selon des modes de réalisation, la présente invention porte sur un procédé de formation d'un transistor en couches minces (TFT) doté d'électrodes de source et de drain auto-alignées. Dans un mode de réalisation, le procédé consiste à former un empilement de TFT. Des modes de réalisation consistent à former un premier masque dur de squelette sur l'empilement de TFT, et à former des éléments de cloisonnement le long de parois latérales du premier masque dur de squelette. Dans un mode de réalisation, le procédé consiste également à former des premières tranchées dans l'empilement de TFT, le premier masque dur de squelette et les éléments de cloisonnement étant utilisés comme masque de gravure pour délimiter les tranchées, à déposer un diélectrique de couche intermédiaire (ILD) dans les tranchées et à former un second masque dur de squelette sur l'ILD, le second masque dur de squelette étant formé entre les éléments de cloisonnement, et à retirer les éléments de cloisonnement. Dans un mode de réalisation, le procédé consiste à former des secondes tranchées dans l'empilement de matériaux, et à former des électrodes de source et des électrodes de drain dans les tranchées.
front page image
Estados designados: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Oficina Eurasiática de Patentes (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Oficina Europea de Patentes (OEP) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organización Africana de la Propiedad Intelectual (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Idioma de publicación: Inglés (EN)
Idioma de la solicitud: Inglés (EN)