Parte del contenido de esta aplicación no está disponible en este momento.
Si esta situación persiste, contáctenos aComentarios y contacto
1. (WO2019009167) THIN-FILM TRANSISTOR ARRAY SUBSTRATE AND DISPLAY DEVICE
Datos bibliográficos más recientes de la Oficina Internacional    Formular observación

Nº de publicación: WO/2019/009167 Nº de la solicitud internacional: PCT/JP2018/024480
Fecha de publicación: 10.01.2019 Fecha de presentación de la solicitud internacional: 28.06.2018
CIP:
H01L 29/786 (2006.01) ,G02F 1/1345 (2006.01) ,G02F 1/1368 (2006.01) ,G09F 9/30 (2006.01) ,H01L 21/336 (2006.01)
H ELECTRICIDAD
01
ELEMENTOS ELECTRICOS BASICOS
L
DISPOSITIVOS SEMICONDUCTORES; DISPOSITIVOS ELECTRICOS DE ESTADO SOLIDO NO PREVISTOS EN OTRO LUGAR
29
Dispositivos semiconductores adaptados a la rectificación, amplificación, generación de oscilaciones o a la conmutación que tienen al menos una barrera de potencial o de superficie; Condensadores o resistencias, que tienen al menos una barrera de potencial o de superficie, p. ej. unión PN, región de empobrecimiento, o región de concentración de portadores de carga; Detalles de cuerpos semiconductores o de sus electrodos
66
Tipos de dispositivos semiconductores
68
controlables únicamente por la corriente eléctrica suministrada, o la tensión eléctrica aplicada, a un electrodo que no transporta la corriente a rectificar, amplificar o conmutar
76
Dispositivos unipolares
772
Transistores de efecto de campo
78
estando producido el efecto de campo por una puerta aislada
786
Transistores de película delgada
G FISICA
02
OPTICA
F
DISPOSITIVOS O SISTEMAS CUYO FUNCIONAMIENTO OPTICO SE MODIFICA POR EL CAMBIO DE LAS PROPIEDADES OPTICAS DEL MEDIO QUE CONSTITUYE A ESTOS DISPOSITIVOS O SISTEMAS Y DESTINADOS AL CONTROL DE LA INTENSIDAD, COLOR, FASE, POLARIZACION O DE LA DIRECCION DE LA LUZ, p. ej. CONMUTACION, APERTURA DE PUERTA, MODULACION O DEMODULACION; TECNICAS NECESARIAS PARA EL FUNCIONAMIENTO DE ESTOS DISPOSITIVOS O SISTEMAS; CAMBIO DE FRECUENCIA; OPTICA NO LINEAL; ELEMENTOS OPTICOS LOGICOS; CONVERTIDORES OPTICOS ANALOGICO/DIGITALES
1
Dispositivos o sistemas para el control de la intensidad, color, fase, polarización o de la dirección de la luz que llega de una fuente de luz independiente, p. ej. conmutación, apertura de puerta o modulación; Optica no lineal
01
para el control de la intensidad, fase, polarización o del color
13
basados en cristales líquidos, p. ej. celdas de presentación individuales de cristales líquidos
133
Disposiciones relativas a la estructura; Excitación de celdas de cristales líquidos; Disposiciones relativas a los circuitos
1333
Disposiciones relativas a la estructura
1345
Conductores que conectan los electrodos a los bornes de la celda
G FISICA
02
OPTICA
F
DISPOSITIVOS O SISTEMAS CUYO FUNCIONAMIENTO OPTICO SE MODIFICA POR EL CAMBIO DE LAS PROPIEDADES OPTICAS DEL MEDIO QUE CONSTITUYE A ESTOS DISPOSITIVOS O SISTEMAS Y DESTINADOS AL CONTROL DE LA INTENSIDAD, COLOR, FASE, POLARIZACION O DE LA DIRECCION DE LA LUZ, p. ej. CONMUTACION, APERTURA DE PUERTA, MODULACION O DEMODULACION; TECNICAS NECESARIAS PARA EL FUNCIONAMIENTO DE ESTOS DISPOSITIVOS O SISTEMAS; CAMBIO DE FRECUENCIA; OPTICA NO LINEAL; ELEMENTOS OPTICOS LOGICOS; CONVERTIDORES OPTICOS ANALOGICO/DIGITALES
1
Dispositivos o sistemas para el control de la intensidad, color, fase, polarización o de la dirección de la luz que llega de una fuente de luz independiente, p. ej. conmutación, apertura de puerta o modulación; Optica no lineal
01
para el control de la intensidad, fase, polarización o del color
13
basados en cristales líquidos, p. ej. celdas de presentación individuales de cristales líquidos
133
Disposiciones relativas a la estructura; Excitación de celdas de cristales líquidos; Disposiciones relativas a los circuitos
136
Celdas de cristales líquidos asociados estructuralmente con una capa o un sustrato semiconductores, p. ej. celdas que forman parte de un circuito integrado
1362
Celdas direccionadas por una matriz activa
1368
en los que el elemento de conmutación es un dispositivo de tres electrodos
G FISICA
09
ENSEÑANZA; CRIPTOGRAFIA; PRESENTACION; PUBLICIDAD; PRECINTOS
F
PRESENTACION; PUBLICIDAD; CARTELES; ETIQUETAS O PLACAS DE IDENTIFICACION; PRECINTOS
9
Dispositivos de representación de información variable, en los que la información se forma sobre un soporte, por selección o combinación de elementos individuales
30
en los que el o los caracteres deseados se forman por una combinación de elementos individuales
H ELECTRICIDAD
01
ELEMENTOS ELECTRICOS BASICOS
L
DISPOSITIVOS SEMICONDUCTORES; DISPOSITIVOS ELECTRICOS DE ESTADO SOLIDO NO PREVISTOS EN OTRO LUGAR
21
Procedimientos o aparatos especialmente adaptados para la fabricación o el tratamiento de dispositivos semiconductores o de dispositivos de estado sólido, o bien de sus partes constitutivas
02
Fabricación o tratamiento de dispositivos semiconductores o de sus partes constitutivas
04
los dispositivos presentan al menos una barrera de potencial o una barrera de superficie, p. ej. una unión PN, una región de empobrecimiento, o una región de concentración de portadores de cargas
18
los dispositivos tienen cuerpos semiconductores que incluyen elementos del cuarto grupo de la Tabla Periódica, o de compuestos AIIIBVcon o sin impurezas, p. ej. materiales de dopado
334
Procedimientos que comportan varias etapas para la fabricación de dispositivos de tipo unipolar
335
Transistores de efecto de campo
336
con puerta aislada
Solicitantes:
シャープ株式会社 SHARP KABUSHIKI KAISHA [JP/JP]; 大阪府堺市堺区匠町1番地 1, Takumi-cho, Sakai-ku, Sakai City, Osaka 5908522, JP
Personas inventoras:
川崎 達也 KAWASAKI, Tatsuya; --
北川 英樹 KITAGAWA, Hideki; --
原 義仁 HARA, Yoshihito; --
前田 昌紀 MAEDA, Masaki; --
伊藤 俊克 ITOH, Toshikatsu; --
今井 元 IMAI, Hajime; --
大東 徹 DAITOH, Tohru; --
Mandataria/o:
特許業務法人 安富国際特許事務所 YASUTOMI & ASSOCIATES; 大阪府大阪市淀川区宮原3丁目5番36号 5-36, Miyahara 3-chome, Yodogawa-ku, Osaka-shi, Osaka 5320003, JP
Datos de prioridad:
2017-13193805.07.2017JP
Título (EN) THIN-FILM TRANSISTOR ARRAY SUBSTRATE AND DISPLAY DEVICE
(FR) SUBSTRAT DE MATRICE À TRANSISTORS À COUCHE MINCE ET DISPOSITIF D’AFFICHAGE
(JA) 薄膜トランジスタアレイ基板及び表示装置
Resumen:
(EN) The present invention provides a thin-film transistor array substrate with which, even when frame size is reduced, step disconnection of a semiconductor layer of a thin-film transistor element can be prevented. The thin-film transistor array substrate of the present invention is a thin-film transistor array substrate in which a pixel region is provided with a thin-film transistor element, and a terminal region is provided with a terminal. In a cross sectional view of the pixel region, a support base material, an insulating layer, a gate electrode, a gate insulating layer, and a semiconductor layer are arranged in order. In a plan view of the pixel region, a region in which the insulating layer is arranged includes a region in which the semiconductor layer is arranged. In a cross sectional view of the terminal region, the support base material, a lead-out wire led out from the terminal, and the insulating layer are arranged in order.
(FR) La présente invention concerne un substrat de matrice à transistors à couche mince grâce auquel, même lorsque la taille d’armature est réduite, la déconnexion pas-à-pas d’une couche semi-conductrice d’un élément de transistor à couche mince peut être évitée. Le substrat de matrice à transistors à couche mince selon la présente invention est un substrat de matrice à transistors à couche mince dans lequel une zone de pixels comporte un élément de transistor à couche mince, et une zone de borne comporte une borne. Dans une vue en section transversale de la zone de pixels, un matériau de base de support, une couche isolante, une électrode de grille, une couche isolante de grille, et une couche semi-conductrice sont agencés dans cet ordre. Dans une vue planaire de la zone de pixels, une zone dans laquelle est agencée la couche isolante inclut une zone dans laquelle est agencée la couche semi-conductrice. Dans une vue en section transversale de la zone de borne, le matériau de base de support, un câble de sortie sortant de la borne, et la couche isolante sont agencés dans cet ordre.
(JA) 本発明は、狭額縁化を図る場合であっても薄膜トランジスタ素子の半導体層の段切れが防止される薄膜トランジスタアレイ基板を提供する。本発明の薄膜トランジスタアレイ基板は、画素領域に薄膜トランジスタ素子を備え、かつ、端子領域に端子を備える薄膜トランジスタアレイ基板であって、上記画素領域の断面視において、支持基材と、絶縁層と、ゲート電極と、ゲート絶縁層と、半導体層とが順に配置され、上記画素領域の平面視において、上記絶縁層の配置領域は、上記半導体層の配置領域を包含し、上記端子領域の断面視において、上記支持基材と、上記端子から導出される引き出し配線と、上記絶縁層とが順に配置されているものである。
front page image
Estados designados: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Oficina Eurasiática de Patentes (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Oficina Europea de Patentes (OEP) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organización Africana de la Propiedad Intelectual (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Idioma de publicación: Japonés (JA)
Idioma de la solicitud: Japonés (JA)