Parte del contenido de esta aplicación no está disponible en este momento.
Si esta situación persiste, contáctenos aComentarios y contacto
1. (WO2019005087) SUPPRESSION OF CURRENT LEAKAGE IN N-TYPE FINFET DEVICES
Datos bibliográficos más recientes de la Oficina Internacional    Formular observación

Nº de publicación: WO/2019/005087 Nº de la solicitud internacional: PCT/US2017/040156
Fecha de publicación: 03.01.2019 Fecha de presentación de la solicitud internacional: 30.06.2017
CIP:
H01L 27/092 (2006.01) ,H01L 29/78 (2006.01) ,H01L 29/66 (2006.01)
H ELECTRICIDAD
01
ELEMENTOS ELECTRICOS BASICOS
L
DISPOSITIVOS SEMICONDUCTORES; DISPOSITIVOS ELECTRICOS DE ESTADO SOLIDO NO PREVISTOS EN OTRO LUGAR
27
Dispositivos que consisten en una pluralidad de componentes semiconductores o de otros componentes de estado sólido formados en o sobre un sustrato común
02
incluyendo componentes semiconductores especialmente adaptados para rectificación, amplificación, generación de oscilaciones, conmutación y teniendo al menos una barrera de potencial o una barrera de superficie.; incluyendo elementos de circuito pasivos integrados con al menos una barrera de potencial o una barrera de superficie
04
el sustrato común es un cuerpo semiconductor
08
únicamente con componentes semiconductores de un solo tipo
085
comprendiendo únicamente componentes de efecto de campo
088
siendo los componentes transistores de efecto de campo de puerta aislada
092
transistores de efecto de campo metal-aislante-semiconductor complementario
H ELECTRICIDAD
01
ELEMENTOS ELECTRICOS BASICOS
L
DISPOSITIVOS SEMICONDUCTORES; DISPOSITIVOS ELECTRICOS DE ESTADO SOLIDO NO PREVISTOS EN OTRO LUGAR
29
Dispositivos semiconductores adaptados a la rectificación, amplificación, generación de oscilaciones o a la conmutación que tienen al menos una barrera de potencial o de superficie; Condensadores o resistencias, que tienen al menos una barrera de potencial o de superficie, p. ej. unión PN, región de empobrecimiento, o región de concentración de portadores de carga; Detalles de cuerpos semiconductores o de sus electrodos
66
Tipos de dispositivos semiconductores
68
controlables únicamente por la corriente eléctrica suministrada, o la tensión eléctrica aplicada, a un electrodo que no transporta la corriente a rectificar, amplificar o conmutar
76
Dispositivos unipolares
772
Transistores de efecto de campo
78
estando producido el efecto de campo por una puerta aislada
H ELECTRICIDAD
01
ELEMENTOS ELECTRICOS BASICOS
L
DISPOSITIVOS SEMICONDUCTORES; DISPOSITIVOS ELECTRICOS DE ESTADO SOLIDO NO PREVISTOS EN OTRO LUGAR
29
Dispositivos semiconductores adaptados a la rectificación, amplificación, generación de oscilaciones o a la conmutación que tienen al menos una barrera de potencial o de superficie; Condensadores o resistencias, que tienen al menos una barrera de potencial o de superficie, p. ej. unión PN, región de empobrecimiento, o región de concentración de portadores de carga; Detalles de cuerpos semiconductores o de sus electrodos
66
Tipos de dispositivos semiconductores
Solicitantes:
INTEL IP CORPORATION [US/US]; 2200 Mission College Boulevard Santa Clara, California 95054, US
Personas inventoras:
GILES, Luis Felipe; DE
RIESS, Philipp; DE
HODEL, Uwe; DE
MOLZER, Wolfgang; DE
BAUMGARTNER, Peter; DE
Mandataria/o:
HARTMANN, Natalya; US
Datos de prioridad:
Título (EN) SUPPRESSION OF CURRENT LEAKAGE IN N-TYPE FINFET DEVICES
(FR) SUPPRESSION DE FUITE DE COURANT DANS DES DISPOSITIFS FINFET DE TYPE N
Resumen:
(EN) Disclosed herein are semiconductor layers with modified doping profiles for forming N-type (NMOS) FinFET structures, and related methods and devices. One exemplary semiconductor layer with a modified doping profile includes a plurality of regions with different dopant concentrations, the plurality of regions including an N-well region, a P-well region, a low-doped buffer region, and a connection region. The low-doped buffer region separates the P-well region and the N-well region and has P-type dopants with a dopant concentration less than that of the P-well region. The connection region has N-type dopants and is provided over the low-doped buffer region, between the P-type region and the N-well region, connecting the P-well region and the N-well region. Providing the low-doped buffer region together with the connection region may significantly reduce leakage current in NMOS FinFETs.
(FR) L'invention concerne des couches semi-conductrices avec des profils de dopage modifiés pour former des structures FinFET de type N (NMOS), et des procédés et des dispositifs associés. Une couche semi-conductrice à titre d'exemple ayant un profil de dopage modifié comprend une pluralité de régions ayant différentes concentrations de dopant, la pluralité de régions comprenant une région de puits N, une région de puits P, une région tampon faiblement dopée et une région de connexion. La région tampon faiblement dopée sépare la région de puits P et la région de puits N et présente des dopants de type P ayant une concentration de dopant inférieure à celle de la région de puits P. La région de connexion comprend des dopants de type N et est disposée sur la région tampon faiblement dopée, entre la région de type P et la région de puits N, reliant la région de puits P et la région de puits N. La fourniture de la région tampon faiblement dopée conjointement avec la région de connexion peut réduire significativement le courant de fuite dans les finfet NMOS.
front page image
Estados designados: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Oficina Eurasiática de Patentes (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Oficina Europea de Patentes (OEP) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organización Africana de la Propiedad Intelectual (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Idioma de publicación: Inglés (EN)
Idioma de la solicitud: Inglés (EN)