Parte del contenido de esta aplicación no está disponible en este momento.
Si esta situación persiste, contáctenos aComentarios y contacto
1. (WO2019003840) SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE
Datos bibliográficos más recientes de la Oficina Internacional    Formular observación

Nº de publicación: WO/2019/003840 Nº de la solicitud internacional: PCT/JP2018/021733
Fecha de publicación: 03.01.2019 Fecha de presentación de la solicitud internacional: 06.06.2018
CIP:
H01L 21/82 (2006.01) ,H01L 21/822 (2006.01) ,H01L 27/04 (2006.01)
H ELECTRICIDAD
01
ELEMENTOS ELECTRICOS BASICOS
L
DISPOSITIVOS SEMICONDUCTORES; DISPOSITIVOS ELECTRICOS DE ESTADO SOLIDO NO PREVISTOS EN OTRO LUGAR
21
Procedimientos o aparatos especialmente adaptados para la fabricación o el tratamiento de dispositivos semiconductores o de dispositivos de estado sólido, o bien de sus partes constitutivas
70
Fabricación o tratamiento de dispositivos que consisten en una pluralidad de componentes de estado sólido o de circuitos integrados formados en o sobre un sustrato común, o de partes constitutivas específicas de éstos; Fabricación de dispositivos de circuito integrado o de partes constitutivas específicas de éstos
77
Fabricación o tratamiento de dispositivos que consisten en una pluralidad de componentes de estado sólido o circuitos integrados formados en o sobre un sustrato común
78
con una división ulterior del sustrato en una pluralidad de componentes individuales
82
para producir dispositivos, p. ej. circuitos integrados que consisten cada uno en una pluralidad de componentes
H ELECTRICIDAD
01
ELEMENTOS ELECTRICOS BASICOS
L
DISPOSITIVOS SEMICONDUCTORES; DISPOSITIVOS ELECTRICOS DE ESTADO SOLIDO NO PREVISTOS EN OTRO LUGAR
21
Procedimientos o aparatos especialmente adaptados para la fabricación o el tratamiento de dispositivos semiconductores o de dispositivos de estado sólido, o bien de sus partes constitutivas
70
Fabricación o tratamiento de dispositivos que consisten en una pluralidad de componentes de estado sólido o de circuitos integrados formados en o sobre un sustrato común, o de partes constitutivas específicas de éstos; Fabricación de dispositivos de circuito integrado o de partes constitutivas específicas de éstos
77
Fabricación o tratamiento de dispositivos que consisten en una pluralidad de componentes de estado sólido o circuitos integrados formados en o sobre un sustrato común
78
con una división ulterior del sustrato en una pluralidad de componentes individuales
82
para producir dispositivos, p. ej. circuitos integrados que consisten cada uno en una pluralidad de componentes
822
siendo el sustrato un semiconductor, utilizando tecnología de silicio
H ELECTRICIDAD
01
ELEMENTOS ELECTRICOS BASICOS
L
DISPOSITIVOS SEMICONDUCTORES; DISPOSITIVOS ELECTRICOS DE ESTADO SOLIDO NO PREVISTOS EN OTRO LUGAR
27
Dispositivos que consisten en una pluralidad de componentes semiconductores o de otros componentes de estado sólido formados en o sobre un sustrato común
02
incluyendo componentes semiconductores especialmente adaptados para rectificación, amplificación, generación de oscilaciones, conmutación y teniendo al menos una barrera de potencial o una barrera de superficie.; incluyendo elementos de circuito pasivos integrados con al menos una barrera de potencial o una barrera de superficie
04
el sustrato común es un cuerpo semiconductor
Solicitantes:
株式会社ソシオネクスト SOCIONEXT INC. [JP/JP]; 神奈川県横浜市港北区新横浜二丁目10番23 2-10-23 Shin-Yokohama, Kohoku-ku, Yokohama-shi, Kanagawa 2220033, JP
Personas inventoras:
岩堀 淳司 IWAHORI Junji; JP
Mandataria/o:
特許業務法人前田特許事務所 MAEDA & PARTNERS; 大阪府大阪市北区堂島浜1丁目2番1号 新ダイビル23階 Shin-Daibiru Bldg. 23F, 2-1, Dojimahama 1-chome, Kita-ku, Osaka-shi, Osaka 5300004, JP
Datos de prioridad:
2017-12507727.06.2017JP
Título (EN) SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE
(FR) DISPOSITIF DE CIRCUIT INTÉGRÉ À SEMI-CONDUCTEUR
(JA) 半導体集積回路装置
Resumen:
(EN) This semiconductor integrated circuit device that uses a nanowire FET has a circuit block in which a plurality of cell rows (CR1-CR3) comprising a plurality of standard cells (C) aligned in an X-direction are aligned side by side in a Y-direction. The plurality of standard cells (C) are each provided with a plurality of nanowires (NW) extending in the X-direction and disposed at a predetermined pitch (Pn) in the Y-direction. In the plurality of standard cells (C), the cell height (Hc), which is the size in the Y-direction, is M times (where M is an odd number) of half the pitch (Pn) of the nanowires (NW).
(FR) L'invention concerne un dispositif de circuit intégré à semi-conducteur qui utilise un transistor FET à nanofils comprenant un bloc de circuit dans lequel une pluralité de rangées de cellules (CR1-CR3) comprenant une pluralité de cellules standards (C) alignées dans une direction X sont alignées côte à côte dans une direction Y. La pluralité de cellules standards (C) comprennent chacune une pluralité de nanofils (NW) s'étendant dans la direction X et disposés à un pas prédéterminé (Pn) dans la direction Y. Dans la pluralité de cellules standards (C), la hauteur de cellule (Hc), qui est la taille dans la direction Y, est M fois (où M est un nombre impair) la moitié du pas (Pn) des nanofils (NW).
(JA) ナノワイヤFETを用いた半導体集積回路装置は、回路ブロックにおいて、X方向に並ぶ複数のスタンダードセル(C)からなるセル列(CR1~CR3)が、Y方向において複数、並べて配置されている。複数のスタンダードセル(C)は、X方向に延び、Y方向において所定ピッチ(Pn)で配置された複数のナノワイヤ(NW)を備える。複数のスタンダードセル(C)は、Y方向におけるサイズであるセル高さ(Hc)が、ナノワイヤ(NW)のピッチ(Pn)の半分のM倍(Mは奇数)である。
front page image
Estados designados: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Oficina Eurasiática de Patentes (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Oficina Europea de Patentes (OEP) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organización Africana de la Propiedad Intelectual (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Idioma de publicación: Japonés (JA)
Idioma de la solicitud: Japonés (JA)