Parte del contenido de esta aplicación no está disponible en este momento.
Si esta situación persiste, contáctenos aComentarios y contacto
1. (WO2018208141) SINCRONIZADOR PARA CONVERTIDORES DE POTENCIA BASADO EN UN OSCILADOR DE CICLO LÍMITE
Datos bibliográficos más recientes de la Oficina Internacional    Formular observación

Nº de publicación: WO/2018/208141 Nº de la solicitud internacional: PCT/MX2018/050011
Fecha de publicación: 15.11.2018 Fecha de presentación de la solicitud internacional: 09.05.2018
CIP:
G01R 19/25 (2006.01) ,G01R 23/00 (2006.01)
[IPC code unknown for G01R 19/25][IPC code unknown for G01R 23]
Solicitantes:
INSTITUTO POTOSINO DE INVESTIGACION CIENTIFICA Y TECNOLOGICA, A.C. [MX/MX]; Camino a la Presa San José 2055. Col. Lomas 4a. Seccion San Luis Potosí, S.L.P., 78216, MX
Personas inventoras:
VAZQUEZ NAVA, Nimrod; MX
VAZQUEZ OVIEDO, Erick Israel; MX
FEMAT FLORES, Alejandro Ricardo; MX
Mandataria/o:
GARCIA CALDERON, Norma; MX
Datos de prioridad:
MX/a/2017/00664411.05.2017MX
Título (EN) SYNCHRONISER FOR POWER CONVERTERS, BASED ON A LIMIT-CYCLE OSCILLATOR
(FR) DISPOSITIF DE SYNCHRONISATION POUR CONVERTISSEURS DE PUISSANCE BASÉ SUR UN OSCILLATEUR DE CYCLE LIMITE
(ES) SINCRONIZADOR PARA CONVERTIDORES DE POTENCIA BASADO EN UN OSCILADOR DE CICLO LÍMITE
Resumen:
(EN) The invention relates to a real-time synchronisation system for power converters connected to the electrical grid, based on a structurally stable limit-cycle oscillator which develops pure sinusoidal trajectories, creating references without any harmonics or disturbances in the grid. The invention is advantageous in that it has a high degree of immunity and robustness in grids that are very contaminated, whether owing to the presence of harmonics or other types of contamination that exist in the grid, with an improved performance compared to other systems. The invention is also advantageous in that the system is always synchronised with the signal from the grid, thereby guaranteeing a smooth transition from any initial state to the limit cycle, dispensing with the need for pre-tuning. In addition, the proposed system does not require Phase-Locked Loop (PLL) blocks or trigonometric functions for synchronisation, thereby reducing computing resources and times.
(FR) L'invention concerne un système de synchronisation en temps réel pour convertisseurs de puissance connectés entre eux au réseau électrique, basé sur un oscillateur de cycle limite structurellement stable et qui réalise des trajectoires sinusoïdales pures, créant des références libres d'harmoniques et de dérangements sur le réseau; l'invention a l'avantage de présenter un niveau élevé d'immunité et de robustesse dans des réseaux très contaminés, que se soit par la présence d'harmoniques ou d'autres types de contamination qui existent sur le réseau, avec un meilleur rendement que d'autres systèmes. Un autre avantage de l'invention est que le système se synchronise toujours avec le signal du réseau, ce qui garantit une transition douce de n'importe quelle condition initiale jusqu’au cycle limite, pour lequel aucun réglage préalable n'est nécessaire. En outre, le schéma proposé ne nécessite pas de blocs en boucle à verrouillage de phase (PLL) ni de fonctions trigonométriques pour la synchronisation, ce qui réduit le temps et les ressources informatiques nécessaires.
(ES) Sistema de sincronización en tiempo real para convertidores de potencia interconectados con la red eléctrica, basado en un oscilador de ciclo límite estructuralmente estable y que desarrolla trayectorias senoidales puras, creando referencias libres de armónicos y disturbios en la red; la invención tiene la ventaja de que presenta un alto grado de inmunidad y robustez dentro de redes muy contaminadas, ya sea por la presencia de armónicos u otro tipos de contaminación que existan en la red, con un mejor rendimiento que otros sistemas. Otra ventaja de la invención es que el sistema siempre se sincroniza con la señal de la red, garantizando un transitorio suave desde cualquier condición inicial hasta el ciclo límite, por lo que no requiere una sintonización previa. Además el esquema propuesto no requiere de bloques Phase-Locked Loop (PLL) ni funciones trigonométricas para la sincronización, reduciendo así tiempos y recursos computacionales.
front page image
Estados designados: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Oficina Eurasiática de Patentes (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Oficina Europea de Patentes (OEP) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organización Africana de la Propiedad Intelectual (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Idioma de publicación: Español (ES)
Idioma de la solicitud: Español (ES)