Parte del contenido de esta aplicación no está disponible en este momento.
Si esta situación persiste, contáctenos aComentarios y contacto
1. (WO2018084421) OXIDE SEMICONDUCTOR TRANSISTOR WITH DUAL GATE STRUCTURE AND METHOD FOR MANUFACTURING SAME
Datos bibliográficos más recientes de la Oficina Internacional    Formular observación

Nº de publicación: WO/2018/084421 Nº de la solicitud internacional: PCT/KR2017/010038
Fecha de publicación: 11.05.2018 Fecha de presentación de la solicitud internacional: 13.09.2017
CIP:
H01L 29/786 (2006.01) ,H01L 27/32 (2006.01)
H ELECTRICIDAD
01
ELEMENTOS ELECTRICOS BASICOS
L
DISPOSITIVOS SEMICONDUCTORES; DISPOSITIVOS ELECTRICOS DE ESTADO SOLIDO NO PREVISTOS EN OTRO LUGAR
29
Dispositivos semiconductores adaptados a la rectificación, amplificación, generación de oscilaciones o a la conmutación que tienen al menos una barrera de potencial o de superficie; Condensadores o resistencias, que tienen al menos una barrera de potencial o de superficie, p. ej. unión PN, región de empobrecimiento, o región de concentración de portadores de carga; Detalles de cuerpos semiconductores o de sus electrodos
66
Tipos de dispositivos semiconductores
68
controlables únicamente por la corriente eléctrica suministrada, o la tensión eléctrica aplicada, a un electrodo que no transporta la corriente a rectificar, amplificar o conmutar
76
Dispositivos unipolares
772
Transistores de efecto de campo
78
estando producido el efecto de campo por una puerta aislada
786
Transistores de película delgada
H ELECTRICIDAD
01
ELEMENTOS ELECTRICOS BASICOS
L
DISPOSITIVOS SEMICONDUCTORES; DISPOSITIVOS ELECTRICOS DE ESTADO SOLIDO NO PREVISTOS EN OTRO LUGAR
27
Dispositivos que consisten en una pluralidad de componentes semiconductores o de otros componentes de estado sólido formados en o sobre un sustrato común
28
con componentes que utilizan materiales orgánicos como la parte activa o que utilizan una combinación de materiales orgánicos con otros materiales como la parte activa
32
con componentes especialmente adaptados para la emisión de luz, p. ej. monitores de pantalla plana que utilizan diodos emisores de luz orgánicos
Solicitantes:
경희대학교산학협력단 UNIVERSITY-INDUSTRY COOPERATION GROUP OF KYUNG HEE UNIVERSITY [KR/KR]; 경기도 용인시 기흥구 덕영대로 1732 1732, Deogyeong-daero Giheung-gu, Yongin-si Gyeonggi-do 17104, KR
Personas inventoras:
장진 JANG, Jin; KR
김태헌 KIM, Tae Hun; KR
Mandataria/o:
김연권 KIM, Youn Gwon; KR
Datos de prioridad:
10-2016-014533802.11.2016KR
Título (EN) OXIDE SEMICONDUCTOR TRANSISTOR WITH DUAL GATE STRUCTURE AND METHOD FOR MANUFACTURING SAME
(FR) TRANSISTOR À SEMI-CONDUCTEUR OXYDE À STRUCTURE DE GRILLE DOUBLE ET PROCÉDÉ DE FABRICATION
(KO) 듀얼 게이트 구조를 구비하는 산화물 반도체 트랜지스터 및 그 제조방법
Resumen:
(EN) Disclosed are an oxide semiconductor transistor and a method for manufacturing the same. An oxide semiconductor transistor, according to an embodiment of the present invention, comprises: a first gate electrode formed on a substrate; a first gate insulating film formed on the first gate electrode by a solution process; a source electrode and a drain electrode formed on one side of the first gate insulating film; an oxide semiconductor film formed on the first gate insulating film, the source electrode, and the drain electrode by the solution process; a second gate insulating film formed on the oxide semiconductor film by the solution process; a pixel electrode electrically connected to the source electrode and the drain electrode on one side of the second gate insulating film respectively; and a second gate electrode formed on the second gate insulating film, wherein the first gate insulating film, the oxide semiconductor film, and the second gate insulating film are formed by the solution process, and the second gate electrode has an offset of 1 ㎛ or more within the source electrode and the drain electrode, thereby reducing a drain current and thus stabilizing the electrical characteristics of the oxide semiconductor transistor.
(FR) La présente invention concerne un transistor à semi-conducteur oxyde et son procédé de fabrication. Un transistor à semi-conducteur oxyde, selon un mode de réalisation de la présente invention, comprend : une première électrode de grille formée sur un substrat; un premier film d'isolation de grille formé sur la première électrode de grille par un processus de solution; une électrode de source et une électrode de drain formées sur un côté du premier film d'isolation de grille; un film de semi-conducteur oxyde formé sur le premier film d'isolation de grille, l'électrode de source et l'électrode de drain par le processus de solution; un second film d'isolation de grille formé sur le film de semi-conducteur oxyde par le processus de solution; une électrode de pixel connectée électriquement à l'électrode de source et à l'électrode de drain sur un côté du second film d'isolation de grille respectivement; et une seconde électrode de grille formée sur le second film d'isolation de grille; le premier film d'isolation de grille, le film de semi-conducteur oxyde, et le second film d'isolation de grille sont formés par le processus de solution, et la seconde électrode de grille a un décalage de 1 µm ou plus à l'intérieur de l'électrode de source et de l'électrode de drain, ce qui permet de réduire un courant de drain et de stabiliser ainsi les caractéristiques électriques du transistor à semi-conducteur oxyde.
(KO) 본 발명은 산화물 반도체 트랜지스터 및 그 제조방법을 개시한다. 본 발명의 실시예에 따른 산화물 반도체 트랜지스터는 기판 상에 형성되는 제1 게이트 전극, 제1 게이트 전극 상에 용액 공정에 의해 형성되는 제1 게이트 절연막, 제1 게이트 절연막 일측에 형성되는 소스 전극 및 드레인 전극, 제1 게이트 절연막, 소스 전극 및 드레인 전극 상에 용액 공정에 의해 형성되는 산화물 반도체막, 산화물 반도체막 상에 용액 공정에 의해 형성되는 제2 게이트 절연막, 제2 게이트 절연막 일측에 소스 전극 및 드레인 전극과 각각 전기적으로 연결되는 픽셀 전극 및 제2 게이트 절연막 상에 형성되는 제2 게이트 전극을 포함하고, 제1 게이트 절연막, 산화물 반도체막 및 제2 게이트 절연막을 용액 공정으로 형성하며, 제2 게이트 전극을 소스 전극 및 드레인 전극 내에 1㎛ 이상의 오프셋을 가져 드레인 전류를 감소시켜 산화물 반도체 트랜지스터의 전기적 특성을 안정화시키는 것을 특징으로 한다.
front page image
Estados designados: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Oficina Eurasiática de Patentes (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Oficina Europea de Patentes (OEP) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organización Africana de la Propiedad Intelectual (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Idioma de publicación: Coreano (KO)
Idioma de la solicitud: Coreano (KO)