Parte del contenido de esta aplicación no está disponible en este momento.
Si esta situación persiste, contáctenos aComentarios y contacto
1. (WO2018063346) METHODS AND APPARATUS TO REMOVE EPITAXIAL DEFECTS IN SEMICONDUCTORS
Datos bibliográficos más recientes de la Oficina Internacional   

Nº de publicación: WO/2018/063346 Nº de la solicitud internacional: PCT/US2016/054846
Fecha de publicación: 05.04.2018 Fecha de presentación de la solicitud internacional: 30.09.2016
CIP:
H01L 21/78 (2006.01) ,H01L 21/02 (2006.01) ,H01L 21/768 (2006.01) ,H01L 21/762 (2006.01) ,H01L 21/302 (2006.01)
H ELECTRICIDAD
01
ELEMENTOS ELECTRICOS BASICOS
L
DISPOSITIVOS SEMICONDUCTORES; DISPOSITIVOS ELECTRICOS DE ESTADO SOLIDO NO PREVISTOS EN OTRO LUGAR
21
Procedimientos o aparatos especialmente adaptados para la fabricación o el tratamiento de dispositivos semiconductores o de dispositivos de estado sólido, o bien de sus partes constitutivas
70
Fabricación o tratamiento de dispositivos que consisten en una pluralidad de componentes de estado sólido o de circuitos integrados formados en o sobre un sustrato común, o de partes constitutivas específicas de éstos; Fabricación de dispositivos de circuito integrado o de partes constitutivas específicas de éstos
77
Fabricación o tratamiento de dispositivos que consisten en una pluralidad de componentes de estado sólido o circuitos integrados formados en o sobre un sustrato común
78
con una división ulterior del sustrato en una pluralidad de componentes individuales
H ELECTRICIDAD
01
ELEMENTOS ELECTRICOS BASICOS
L
DISPOSITIVOS SEMICONDUCTORES; DISPOSITIVOS ELECTRICOS DE ESTADO SOLIDO NO PREVISTOS EN OTRO LUGAR
21
Procedimientos o aparatos especialmente adaptados para la fabricación o el tratamiento de dispositivos semiconductores o de dispositivos de estado sólido, o bien de sus partes constitutivas
02
Fabricación o tratamiento de dispositivos semiconductores o de sus partes constitutivas
H ELECTRICIDAD
01
ELEMENTOS ELECTRICOS BASICOS
L
DISPOSITIVOS SEMICONDUCTORES; DISPOSITIVOS ELECTRICOS DE ESTADO SOLIDO NO PREVISTOS EN OTRO LUGAR
21
Procedimientos o aparatos especialmente adaptados para la fabricación o el tratamiento de dispositivos semiconductores o de dispositivos de estado sólido, o bien de sus partes constitutivas
70
Fabricación o tratamiento de dispositivos que consisten en una pluralidad de componentes de estado sólido o de circuitos integrados formados en o sobre un sustrato común, o de partes constitutivas específicas de éstos; Fabricación de dispositivos de circuito integrado o de partes constitutivas específicas de éstos
71
Fabricación de partes constitutivas específicas de dispositivos definidos en el grupoH01L21/70137
768
Fijación de interconexiones que sirvan para conducir la corriente entre componentes separados en el interior de un dispositivo
H ELECTRICIDAD
01
ELEMENTOS ELECTRICOS BASICOS
L
DISPOSITIVOS SEMICONDUCTORES; DISPOSITIVOS ELECTRICOS DE ESTADO SOLIDO NO PREVISTOS EN OTRO LUGAR
21
Procedimientos o aparatos especialmente adaptados para la fabricación o el tratamiento de dispositivos semiconductores o de dispositivos de estado sólido, o bien de sus partes constitutivas
70
Fabricación o tratamiento de dispositivos que consisten en una pluralidad de componentes de estado sólido o de circuitos integrados formados en o sobre un sustrato común, o de partes constitutivas específicas de éstos; Fabricación de dispositivos de circuito integrado o de partes constitutivas específicas de éstos
71
Fabricación de partes constitutivas específicas de dispositivos definidos en el grupoH01L21/70137
76
Realización de regiones aislantes entre los componentes
762
Regiones dieléctricas
H ELECTRICIDAD
01
ELEMENTOS ELECTRICOS BASICOS
L
DISPOSITIVOS SEMICONDUCTORES; DISPOSITIVOS ELECTRICOS DE ESTADO SOLIDO NO PREVISTOS EN OTRO LUGAR
21
Procedimientos o aparatos especialmente adaptados para la fabricación o el tratamiento de dispositivos semiconductores o de dispositivos de estado sólido, o bien de sus partes constitutivas
02
Fabricación o tratamiento de dispositivos semiconductores o de sus partes constitutivas
04
los dispositivos presentan al menos una barrera de potencial o una barrera de superficie, p. ej. una unión PN, una región de empobrecimiento, o una región de concentración de portadores de cargas
18
los dispositivos tienen cuerpos semiconductores que incluyen elementos del cuarto grupo de la Tabla Periódica, o de compuestos AIIIBVcon o sin impurezas, p. ej. materiales de dopado
30
Tratamiento de cuerpos semiconductores utilizando procesos o aparatos no cubiertos por los gruposH01L21/20-H01L21/26204
302
para cambiar las características físicas de sus superficies o para cambiar su forma, p. ej. grabado, pulido, recortado
Solicitantes:
INTEL CORPORATION [US/US]; 2200 Mission College Boulevard Santa Clara, California 95054, US
Personas inventoras:
LILAK, Aaron D.; US
MEHANDRU, Rishabh; US
MORROW, Patrick; US
KEYS, Patrick H.; US
Mandataria/o:
ALI, Syed Nazeer; US
Datos de prioridad:
Título (EN) METHODS AND APPARATUS TO REMOVE EPITAXIAL DEFECTS IN SEMICONDUCTORS
(FR) PROCÉDÉS ET DISPOSITIFS POUR ÉLIMINER DES DÉFAUTS ÉPITAXIAUX DANS DES SEMI-CONDUCTEURS
Resumen:
(EN) Methods and apparatus to remove epitaxial defects in semiconductors are disclosed. A disclosed example multilayered die structure includes a fin having a first material, where the fin is epitaxially grown from a first substrate layer having a second material, and where a defect portion of the fin is etched or polished. The disclosed example multilayered die structure also includes a second substrate layer having an opening through which the fin extends.
(FR) L'invention concerne des procédés et dispositifs pour éliminer des défauts épitaxiaux dans des semi-conducteurs. Une structure de matrice multicouche décrite à titre d'exemple comprend une ailette ayant un premier matériau, l'ailette étant formée par croissance épitaxiale à partir d'une première couche de substrat ayant un second matériau, et une portion de défaut de l'ailette étant gravée ou polie. La structure de matrice multicouche décrite à titre d'exemple comprend également une seconde couche de substrat ayant une ouverture à travers laquelle s'étend l'ailette.
front page image
Estados designados: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Oficina Eurasiática de Patentes (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Oficina Europea de Patentes (OEP) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organización Africana de la Propiedad Intelectual (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Idioma de publicación: Inglés (EN)
Idioma de la solicitud: Inglés (EN)