Parte del contenido de esta aplicación no está disponible en este momento.
Si esta situación persiste, contáctenos aComentarios y contacto
1. (WO2018020640) SEMICONDUCTOR DEVICE
Datos bibliográficos más recientes de la Oficina Internacional   

Nº de publicación: WO/2018/020640 Nº de la solicitud internacional: PCT/JP2016/072158
Fecha de publicación: 01.02.2018 Fecha de presentación de la solicitud internacional: 28.07.2016
CIP:
H01L 23/48 (2006.01) ,H01L 21/52 (2006.01)
H ELECTRICIDAD
01
ELEMENTOS ELECTRICOS BASICOS
L
DISPOSITIVOS SEMICONDUCTORES; DISPOSITIVOS ELECTRICOS DE ESTADO SOLIDO NO PREVISTOS EN OTRO LUGAR
23
Detalles de dispositivos semiconductores o de otros dispositivos de estado sólido
48
Disposiciones para conducir la corriente eléctrica hacia o desde el cuerpo de estado sólido durante su funcionamiento, p. ej. hilos de conexión o bornes
H ELECTRICIDAD
01
ELEMENTOS ELECTRICOS BASICOS
L
DISPOSITIVOS SEMICONDUCTORES; DISPOSITIVOS ELECTRICOS DE ESTADO SOLIDO NO PREVISTOS EN OTRO LUGAR
21
Procedimientos o aparatos especialmente adaptados para la fabricación o el tratamiento de dispositivos semiconductores o de dispositivos de estado sólido, o bien de sus partes constitutivas
02
Fabricación o tratamiento de dispositivos semiconductores o de sus partes constitutivas
04
los dispositivos presentan al menos una barrera de potencial o una barrera de superficie, p. ej. una unión PN, una región de empobrecimiento, o una región de concentración de portadores de cargas
50
Ensamblaje de dispositivos semiconductores utilizando procesos o aparatos no cubiertos por un único grupo deH01L21/06-H01L21/326215
52
Montaje de cuerpos semiconductores en los contenedores
Solicitantes:
三菱電機株式会社 MITSUBISHI ELECTRIC CORPORATION [JP/JP]; 東京都千代田区丸の内二丁目7番3号 7-3, Marunouchi 2-chome, Chiyoda-ku, Tokyo 1008310, JP
Personas inventoras:
中田 洋輔 NAKATA, Yosuke; JP
佐々木 太志 SASAKI, Taishi; JP
Mandataria/o:
高田 守 TAKADA, Mamoru; JP
高橋 英樹 TAKAHASHI, Hideki; JP
Datos de prioridad:
Título (EN) SEMICONDUCTOR DEVICE
(FR) DISPOSITIF À SEMI-CONDUCTEURS
(JA) 半導体装置
Resumen:
(EN) A semiconductor chip (3) is bonded to an upper surface of an electrode substrate (1) via a first solder (2). A lead frame (5) is bonded to an upper surface of the semiconductor chip (3) via a second solder (4). Between the electrode substrate (1) and the semiconductor chip (3), an intermediate plate (6) is provided in the first solder (2). The yield strength of the intermediate plate (6) is higher than that of the electrode substrate (1) and that of the first solder (2) within the service temperature range of the semiconductor device.
(FR) Une puce semi-conductrice (3) est liée à une surface supérieure d'un substrat d'électrode (1) par l'intermédiaire d'une première soudure (2). Une grille de connexion (5) est liée à une surface supérieure de la puce semi-conductrice (3) par l'intermédiaire d'une seconde soudure (4). Entre le substrat d'électrode (1) et la puce semi-conductrice (3), une plaque intermédiaire (6) est prévue dans la première soudure (2). La limite d'élasticité de la plaque intermédiaire (6) est supérieure à celle du substrat d'électrode (1) et celle de la première soudure (2) dans la plage de température de service du dispositif à semi-conducteur.
(JA) 電極基板(1)の上面に第1のはんだ(2)を介して半導体チップ(3)が接合されている。半導体チップ(3)の上面に第2のはんだ(4)を介してリードフレーム(5)が接合されている。電極基板(1)と半導体チップ(3)との間において第1のはんだ(2)中に中間板(6)が設けられている。中間板(6)の耐力は、半導体装置の使用温度範囲の全てにおいて電極基板(1)及び第1のはんだ(2)の耐力よりも大きい。
front page image
Estados designados: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Oficina Eurasiática de Patentes (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Oficina Europea de Patentes (OEP) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organización Africana de la Propiedad Intelectual (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Idioma de publicación: Japonés (JA)
Idioma de la solicitud: Japonés (JA)