Parte del contenido de esta aplicación no está disponible en este momento.
Si esta situación persiste, contáctenos aComentarios y contacto
1. (WO2017002384) SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SAME
Datos bibliográficos más recientes de la Oficina Internacional

Nº de publicación: WO/2017/002384 Nº de la solicitud internacional: PCT/JP2016/053541
Fecha de publicación: 05.01.2017 Fecha de presentación de la solicitud internacional: 05.02.2016
CIP:
H01L 21/336 (2006.01) ,C23C 14/08 (2006.01) ,C23C 14/58 (2006.01) ,H01L 21/363 (2006.01) ,H01L 29/786 (2006.01)
H ELECTRICIDAD
01
ELEMENTOS ELECTRICOS BASICOS
L
DISPOSITIVOS SEMICONDUCTORES; DISPOSITIVOS ELECTRICOS DE ESTADO SOLIDO NO PREVISTOS EN OTRO LUGAR
21
Procedimientos o aparatos especialmente adaptados para la fabricación o el tratamiento de dispositivos semiconductores o de dispositivos de estado sólido, o bien de sus partes constitutivas
02
Fabricación o tratamiento de dispositivos semiconductores o de sus partes constitutivas
04
los dispositivos presentan al menos una barrera de potencial o una barrera de superficie, p. ej. una unión PN, una región de empobrecimiento, o una región de concentración de portadores de cargas
18
los dispositivos tienen cuerpos semiconductores que incluyen elementos del cuarto grupo de la Tabla Periódica, o de compuestos AIIIBVcon o sin impurezas, p. ej. materiales de dopado
334
Procedimientos que comportan varias etapas para la fabricación de dispositivos de tipo unipolar
335
Transistores de efecto de campo
336
con puerta aislada
C QUIMICA; METALURGIA
23
REVESTIMIENTO DE MATERIALES METALICOS; REVESTIMIENTO DE MATERIALES CON MATERIALES METALICOS; TRATAMIENTO QUIMICO DE LA SUPERFICIE; TRATAMIENTO DE DIFUSION DE MATERIALES METALICOS; REVESTIMIENTO POR EVAPORACION EN VACIO, POR PULVERIZACION CATODICA, POR IMPLANTACION DE IONES O POR DEPOSICION QUIMICA EN FASE VAPOR, EN GENERAL; MEDIOS PARA IMPEDIR LA CORROSION DE MATERIALES METALICOS, LAS INCRUSTACIONES, EN GENERAL
C
REVESTIMIENTO DE MATERIALES METALICOS; REVESTIMIENTO DE MATERIALES CON MATERIALES METALICOS; TRATAMIENTO DE MATERIALES METALICOS POR DIFUSION EN LA SUPERFICIE, POR CONVERSION QUIMICA O SUSTITUCION; REVESTIMIENTO POR EVAPORACION EN VACIO, POR PULVERIZACION CATODICA, POR IMPLANTACION DE IONES O POR DEPOSICION QUIMICA EN FASE VAPOR, EN GENERAL
14
Revestimiento por evaporación en vacío, pulverización catódica o implantación de iones del material que constituye el revestimiento
06
caracterizado por el material de revestimiento
08
Oxidos
C QUIMICA; METALURGIA
23
REVESTIMIENTO DE MATERIALES METALICOS; REVESTIMIENTO DE MATERIALES CON MATERIALES METALICOS; TRATAMIENTO QUIMICO DE LA SUPERFICIE; TRATAMIENTO DE DIFUSION DE MATERIALES METALICOS; REVESTIMIENTO POR EVAPORACION EN VACIO, POR PULVERIZACION CATODICA, POR IMPLANTACION DE IONES O POR DEPOSICION QUIMICA EN FASE VAPOR, EN GENERAL; MEDIOS PARA IMPEDIR LA CORROSION DE MATERIALES METALICOS, LAS INCRUSTACIONES, EN GENERAL
C
REVESTIMIENTO DE MATERIALES METALICOS; REVESTIMIENTO DE MATERIALES CON MATERIALES METALICOS; TRATAMIENTO DE MATERIALES METALICOS POR DIFUSION EN LA SUPERFICIE, POR CONVERSION QUIMICA O SUSTITUCION; REVESTIMIENTO POR EVAPORACION EN VACIO, POR PULVERIZACION CATODICA, POR IMPLANTACION DE IONES O POR DEPOSICION QUIMICA EN FASE VAPOR, EN GENERAL
14
Revestimiento por evaporación en vacío, pulverización catódica o implantación de iones del material que constituye el revestimiento
58
Tratamiento posterior
H ELECTRICIDAD
01
ELEMENTOS ELECTRICOS BASICOS
L
DISPOSITIVOS SEMICONDUCTORES; DISPOSITIVOS ELECTRICOS DE ESTADO SOLIDO NO PREVISTOS EN OTRO LUGAR
21
Procedimientos o aparatos especialmente adaptados para la fabricación o el tratamiento de dispositivos semiconductores o de dispositivos de estado sólido, o bien de sus partes constitutivas
02
Fabricación o tratamiento de dispositivos semiconductores o de sus partes constitutivas
04
los dispositivos presentan al menos una barrera de potencial o una barrera de superficie, p. ej. una unión PN, una región de empobrecimiento, o una región de concentración de portadores de cargas
34
los dispositivos tienen cuerpos semiconductores no cubiertos por los gruposH01L21/06,H01L21/16, yH01L21/18249
36
Depósito de materiales semiconductores sobre un sustrato, p. ej. crecimiento epitaxial
363
utilizando un depósito físico, p. ej. depósito bajo vacío, pulverización
H ELECTRICIDAD
01
ELEMENTOS ELECTRICOS BASICOS
L
DISPOSITIVOS SEMICONDUCTORES; DISPOSITIVOS ELECTRICOS DE ESTADO SOLIDO NO PREVISTOS EN OTRO LUGAR
29
Dispositivos semiconductores adaptados a la rectificación, amplificación, generación de oscilaciones o a la conmutación que tienen al menos una barrera de potencial o de superficie; Condensadores o resistencias, que tienen al menos una barrera de potencial o de superficie, p. ej. unión PN, región de empobrecimiento, o región de concentración de portadores de carga; Detalles de cuerpos semiconductores o de sus electrodos
66
Tipos de dispositivos semiconductores
68
controlables únicamente por la corriente eléctrica suministrada, o la tensión eléctrica aplicada, a un electrodo que no transporta la corriente a rectificar, amplificar o conmutar
76
Dispositivos unipolares
772
Transistores de efecto de campo
78
estando producido el efecto de campo por una puerta aislada
786
Transistores de película delgada
Solicitantes:
住友電気工業株式会社 SUMITOMO ELECTRIC INDUSTRIES, LTD. [JP/JP]; 大阪府大阪市中央区北浜四丁目5番33号 5-33, Kitahama 4-chome, Chuo-ku, Osaka-shi, Osaka 5410041, JP
Personas inventoras:
宮永 美紀 MIYANAGA, Miki; JP
綿谷 研一 WATATANI, Kenichi; JP
粟田 英章 AWATA, Hideaki; JP
Mandataria/o:
特許業務法人深見特許事務所 FUKAMI PATENT OFFICE, P.C.; 大阪府大阪市北区中之島二丁目2番7号 中之島セントラルタワー Nakanoshima Central Tower, 2-7, Nakanoshima 2-chome, Kita-ku, Osaka-shi, Osaka 5300005, JP
Datos de prioridad:
2015-13371702.07.2015JP
Título (EN) SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SAME
(FR) DISPOSITIF À SEMI-CONDUCTEURS ET SON PROCÉDÉ DE FABRICATION
(JA) 半導体デバイスおよびその製造方法
Resumen:
(EN) Provided is a semiconductor device that includes: a gate electrode (2); a channel layer (7) that is disposed in a region directly below or directly above the gate electrode (2); a source electrode (5) and drain electrode (6), which are disposed in contact with the channel layer (7); and a first insulating layer (3) that is disposed between the gate electrode (2) and the channel layer (7). The channel layer (7) includes a first oxide semiconductor, the source electrode (5) and/or drain electrode (6) includes a second oxide semiconductor, and the first oxide semiconductor and the second oxide semiconductor contain indium, tungsten, and zinc. A method for manufacturing the semiconductor device is also provided.
(FR) L'invention concerne un dispositif à semi-conducteurs qui comprend : une électrode de grille (2); une couche de canal (7) qui est disposée dans une région directement au-dessous ou directement au-dessus de l'électrode de grille (2); une électrode de source (5) et une électrode de drain (6) qui sont disposées en contact avec la couche de canal (7); et une première couche isolante (3) qui est disposée entre l'électrode de grille (2) et la couche de canal (7). La couche de canal (7) comprend un premier oxyde semi-conducteur, l'électrode de source (5) et/ou l'électrode de drain (6) comprend un second oxyde semi-conducteur, et le premier et le second oxyde semi-conducteur contiennent de l'indium, du tungstène et du zinc. La présente invention concerne également un procédé de fabrication du dispositif à semi-conducteurs.
(JA) ゲート電極(2)と、ゲート電極(2)の直下領域または直上領域に配置されるチャネル層(7)と、チャネル層(7)に接して配置されるソース電極(5)およびドレイン電極(6)と、ゲート電極(2)とチャネル層(7)との間に配置される第1絶縁層(3)とを含み、チャネル層(7)は第1酸化物半導体を含み、ソース電極(5)およびドレイン電極(6)の少なくとも一方は第2酸化物半導体を含み、第1酸化物半導体および第2酸化物半導体は、インジウム、タングステンおよび亜鉛を含有する半導体デバイス、ならびにその製造方法が提供される。
front page image
Estados designados: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organización Regional Africana de la Propiedad Intelectual (ORAPI) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Organización Eurasiática de Patentes (OEAP) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Oficina Europea de Patentes (OEP) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organización Africana de la Propiedad Intelectual (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Idioma de publicación: Japonés (JA)
Idioma de la solicitud: Japonés (JA)
También publicado como:
EP3159918KR1020170032430CN106796888US20170222058