Parte del contenido de esta aplicación no está disponible en este momento.
Si esta situación persiste, contáctenos aComentarios y contacto
1. (WO2006090445) SEMICONDUCTOR CIRCUIT DEVICE, AND METHOD FOR MANUFACTURING THE SEMICONDUCTOR CIRCUIT DEVICE
Datos bibliográficos más recientes de la Oficina Internacional

Nº de publicación: WO/2006/090445 Nº de la solicitud internacional: PCT/JP2005/002908
Fecha de publicación: 31.08.2006 Fecha de presentación de la solicitud internacional: 23.02.2005
CIP:
H01L 27/12 (2006.01) ,H01L 21/3205 (2006.01) ,H01L 21/8234 (2006.01) ,H01L 21/8244 (2006.01) ,H01L 27/08 (2006.01) ,H01L 27/11 (2006.01) ,H01L 29/786 (2006.01)
H ELECTRICIDAD
01
ELEMENTOS ELECTRICOS BASICOS
L
DISPOSITIVOS SEMICONDUCTORES; DISPOSITIVOS ELECTRICOS DE ESTADO SOLIDO NO PREVISTOS EN OTRO LUGAR
27
Dispositivos que consisten en una pluralidad de componentes semiconductores o de otros componentes de estado sólido formados en o sobre un sustrato común
02
incluyendo componentes semiconductores especialmente adaptados para rectificación, amplificación, generación de oscilaciones, conmutación y teniendo al menos una barrera de potencial o una barrera de superficie.; incluyendo elementos de circuito pasivos integrados con al menos una barrera de potencial o una barrera de superficie
12
el sustrato es diferente de un cuerpo semiconductor, p. ej. un cuerpo aislante
H ELECTRICIDAD
01
ELEMENTOS ELECTRICOS BASICOS
L
DISPOSITIVOS SEMICONDUCTORES; DISPOSITIVOS ELECTRICOS DE ESTADO SOLIDO NO PREVISTOS EN OTRO LUGAR
21
Procedimientos o aparatos especialmente adaptados para la fabricación o el tratamiento de dispositivos semiconductores o de dispositivos de estado sólido, o bien de sus partes constitutivas
02
Fabricación o tratamiento de dispositivos semiconductores o de sus partes constitutivas
04
los dispositivos presentan al menos una barrera de potencial o una barrera de superficie, p. ej. una unión PN, una región de empobrecimiento, o una región de concentración de portadores de cargas
18
los dispositivos tienen cuerpos semiconductores que incluyen elementos del cuarto grupo de la Tabla Periódica, o de compuestos AIIIBVcon o sin impurezas, p. ej. materiales de dopado
30
Tratamiento de cuerpos semiconductores utilizando procesos o aparatos no cubiertos por los gruposH01L21/20-H01L21/26204
31
para formar capas aislantes en superficie, p. ej. para enmascarar o utilizando técnicas fotolitográficas; Postratamiento de estas capas; Selección de materiales para estas capas
3205
Depósito de capas no aislantes, p. ej. conductoras o resistivas, sobre capas aislantes; Postratamiento de esas capas
H ELECTRICIDAD
01
ELEMENTOS ELECTRICOS BASICOS
L
DISPOSITIVOS SEMICONDUCTORES; DISPOSITIVOS ELECTRICOS DE ESTADO SOLIDO NO PREVISTOS EN OTRO LUGAR
21
Procedimientos o aparatos especialmente adaptados para la fabricación o el tratamiento de dispositivos semiconductores o de dispositivos de estado sólido, o bien de sus partes constitutivas
70
Fabricación o tratamiento de dispositivos que consisten en una pluralidad de componentes de estado sólido o de circuitos integrados formados en o sobre un sustrato común, o de partes constitutivas específicas de éstos; Fabricación de dispositivos de circuito integrado o de partes constitutivas específicas de éstos
77
Fabricación o tratamiento de dispositivos que consisten en una pluralidad de componentes de estado sólido o circuitos integrados formados en o sobre un sustrato común
78
con una división ulterior del sustrato en una pluralidad de componentes individuales
82
para producir dispositivos, p. ej. circuitos integrados que consisten cada uno en una pluralidad de componentes
822
siendo el sustrato un semiconductor, utilizando tecnología de silicio
8232
Tecnología de efecto de campo
8234
Tecnología MIS
H ELECTRICIDAD
01
ELEMENTOS ELECTRICOS BASICOS
L
DISPOSITIVOS SEMICONDUCTORES; DISPOSITIVOS ELECTRICOS DE ESTADO SOLIDO NO PREVISTOS EN OTRO LUGAR
21
Procedimientos o aparatos especialmente adaptados para la fabricación o el tratamiento de dispositivos semiconductores o de dispositivos de estado sólido, o bien de sus partes constitutivas
70
Fabricación o tratamiento de dispositivos que consisten en una pluralidad de componentes de estado sólido o de circuitos integrados formados en o sobre un sustrato común, o de partes constitutivas específicas de éstos; Fabricación de dispositivos de circuito integrado o de partes constitutivas específicas de éstos
77
Fabricación o tratamiento de dispositivos que consisten en una pluralidad de componentes de estado sólido o circuitos integrados formados en o sobre un sustrato común
78
con una división ulterior del sustrato en una pluralidad de componentes individuales
82
para producir dispositivos, p. ej. circuitos integrados que consisten cada uno en una pluralidad de componentes
822
siendo el sustrato un semiconductor, utilizando tecnología de silicio
8232
Tecnología de efecto de campo
8234
Tecnología MIS
8239
Estructuras de memorias
8244
Estructuras de memorias estáticas de acceso aleatorio (SRAM)
H ELECTRICIDAD
01
ELEMENTOS ELECTRICOS BASICOS
L
DISPOSITIVOS SEMICONDUCTORES; DISPOSITIVOS ELECTRICOS DE ESTADO SOLIDO NO PREVISTOS EN OTRO LUGAR
27
Dispositivos que consisten en una pluralidad de componentes semiconductores o de otros componentes de estado sólido formados en o sobre un sustrato común
02
incluyendo componentes semiconductores especialmente adaptados para rectificación, amplificación, generación de oscilaciones, conmutación y teniendo al menos una barrera de potencial o una barrera de superficie.; incluyendo elementos de circuito pasivos integrados con al menos una barrera de potencial o una barrera de superficie
04
el sustrato común es un cuerpo semiconductor
08
únicamente con componentes semiconductores de un solo tipo
H ELECTRICIDAD
01
ELEMENTOS ELECTRICOS BASICOS
L
DISPOSITIVOS SEMICONDUCTORES; DISPOSITIVOS ELECTRICOS DE ESTADO SOLIDO NO PREVISTOS EN OTRO LUGAR
27
Dispositivos que consisten en una pluralidad de componentes semiconductores o de otros componentes de estado sólido formados en o sobre un sustrato común
02
incluyendo componentes semiconductores especialmente adaptados para rectificación, amplificación, generación de oscilaciones, conmutación y teniendo al menos una barrera de potencial o una barrera de superficie.; incluyendo elementos de circuito pasivos integrados con al menos una barrera de potencial o una barrera de superficie
04
el sustrato común es un cuerpo semiconductor
10
con una pluralidad de componentes individuales en una configuración repetitiva
105
comprendiendo componentes de efecto de campo
11
Estructuras de memorias estáticas de acceso aleatorio
H ELECTRICIDAD
01
ELEMENTOS ELECTRICOS BASICOS
L
DISPOSITIVOS SEMICONDUCTORES; DISPOSITIVOS ELECTRICOS DE ESTADO SOLIDO NO PREVISTOS EN OTRO LUGAR
29
Dispositivos semiconductores adaptados a la rectificación, amplificación, generación de oscilaciones o a la conmutación que tienen al menos una barrera de potencial o de superficie; Condensadores o resistencias, que tienen al menos una barrera de potencial o de superficie, p. ej. unión PN, región de empobrecimiento, o región de concentración de portadores de carga; Detalles de cuerpos semiconductores o de sus electrodos
66
Tipos de dispositivos semiconductores
68
controlables únicamente por la corriente eléctrica suministrada, o la tensión eléctrica aplicada, a un electrodo que no transporta la corriente a rectificar, amplificar o conmutar
76
Dispositivos unipolares
772
Transistores de efecto de campo
78
estando producido el efecto de campo por una puerta aislada
786
Transistores de película delgada
Solicitantes:
富士通株式会社 FUJITSU LIMITED [JP/JP]; 〒2118588 神奈川県川崎市中原区上小田中4丁目1番1号 Kanagawa 1-1, Kamikodanaka 4-chome, Nakahara-ku, Kawasaki-shi, Kanagawa 2118588, JP (AllExceptUS)
福留 秀暢 FUKUTOME, Hidenobu [JP/JP]; JP (UsOnly)
Personas inventoras:
福留 秀暢 FUKUTOME, Hidenobu; JP
Mandataria/o:
横山 淳一 YOKOYAMA, Junichi; 〒2118588 神奈川県川崎市中原区上小田中4丁目1番1号 富士通株式会社内 Kanagawa c/o Fujitsu Limited, 1-1 Kamikodanaka 4-chome Nakahara-ku, Kawasaki-shi Kanagawa 2118588, JP
Datos de prioridad:
Título (EN) SEMICONDUCTOR CIRCUIT DEVICE, AND METHOD FOR MANUFACTURING THE SEMICONDUCTOR CIRCUIT DEVICE
(FR) DISPOSITIF DE CIRCUIT A SEMI-CONDUCTEUR ET SON PROCEDE DE FABRICATION
(JA) 半導体回路装置及びその半導体回路装置の製造方法
Resumen:
(EN) To provide a semiconductor integrated circuit device, which has components of a fin-type FET suited for a high integration LSI and formed on a supporting substrate and which uses wires buried in trenches of the supporting substrate for connecting the components, and a method for manufacturing the semiconductor integrated circuit device. The semiconductor integrated circuit device comprises a MOS transistor element or the fin-type FET having a stereoscopic isolation area of silicon formed on a supporting substrate and a gate electrode formed on the surface of the stereoscopic isolation area of silicon, buried wires buried in trenches formed in self-alignment in the stereoscopic isolation area of silicon of the supporting substrate, and on-substrate wires on the supporting substrate. The MOS transistor elements are connected by the buried wires and the on-subsrate wires.
(FR) L’invention a trait à un dispositif de circuit intégré à semi-conducteur, lequel possède des composants d'un transistor à effet de champ (FET) de type à ailette adaptés pour une LSI de forte intégration et qui est formé sur un substrat support et utilise des câbles enterrés en tranchées dans le substrat support pour connecter les composants. L’invention décrit également un procédé de fabrication du dispositif de circuit intégré à semi-conducteurs. Le dispositif de circuit intégré à semi-conducteur comprend un élément transistor MOS ou un FET à ailette possédant une zone d'isolation stéréoscopique formée sur un support de substrat, ainsi qu'une électrode de grille formée sur la surface du support en silicium de la zone d'isolation stéréoscopique, des fibles enterrés en tranchées formées en alignement sur la surface en silicium de la zone d'isolation stéréoscopique du substrat support et des fils posés sur le substrat support. Les éléments de transistor MOS sont connectés par les fils enterrés et les fils posés sur le substrat.
(JA)  本発明の課題は、高集積LSIに好適な、支持基板上に形成されたfin型FETを構成素子として有する半導体集積回路装置及びその製造方法に関するものであり、構成素子間を接続するのに、支持基板中の溝に埋め込まれた配線を用いた半導体集積回路装置及びその製造方法を提供することを目的とする。  上記の課題を解決するため、支持基板上に形成されたシリコンの立体孤立領域と前記シリコンの立体孤立領域の表面に形成されたゲート電極とを有するMOSトランジスタ素子、すなわち、fin型FETと、その支持基板中、シリコンの立体孤立領域に自己整合的に形成された溝に、埋め込まれた埋込配線と、前記支持基板上の基板上配線とを備え、前記埋込配線と前記基板上配線とを用いて前記MOSトランジスタ素子間の接続が行われることを特徴とする半導体回路装置及びその製造方法を提供する。                      
front page image
Estados designados: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW
Organización Regional Africana de la Propiedad Intelectual (ORAPI) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Organización Eurasiática de Patentes (OEAP) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Oficina Europea de Patentes (OEP) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organización Africana de la Propiedad Intelectual (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
Idioma de publicación: Japonés (JA)
Idioma de la solicitud: Japonés (JA)