Parte del contenido de esta aplicación no está disponible en este momento.
Si esta situación persiste, contáctenos aComentarios y contacto
1. (WO1998027583) ELECTRONIC DEVICES AND THEIR MANUFACTURE
Datos bibliográficos más recientes de la Oficina Internacional

Nº de publicación: WO/1998/027583 Nº de la solicitud internacional: PCT/IB1997/001529
Fecha de publicación: 25.06.1998 Fecha de presentación de la solicitud internacional: 04.12.1997
CIP:
G02F 1/1368 (2006.01) ,H01L 21/336 (2006.01) ,H01L 29/45 (2006.01) ,H01L 29/49 (2006.01)
G FISICA
02
OPTICA
F
DISPOSITIVOS O SISTEMAS CUYO FUNCIONAMIENTO OPTICO SE MODIFICA POR EL CAMBIO DE LAS PROPIEDADES OPTICAS DEL MEDIO QUE CONSTITUYE A ESTOS DISPOSITIVOS O SISTEMAS Y DESTINADOS AL CONTROL DE LA INTENSIDAD, COLOR, FASE, POLARIZACION O DE LA DIRECCION DE LA LUZ, p. ej. CONMUTACION, APERTURA DE PUERTA, MODULACION O DEMODULACION; TECNICAS NECESARIAS PARA EL FUNCIONAMIENTO DE ESTOS DISPOSITIVOS O SISTEMAS; CAMBIO DE FRECUENCIA; OPTICA NO LINEAL; ELEMENTOS OPTICOS LOGICOS; CONVERTIDORES OPTICOS ANALOGICO/DIGITALES
1
Dispositivos o sistemas para el control de la intensidad, color, fase, polarización o de la dirección de la luz que llega de una fuente de luz independiente, p. ej. conmutación, apertura de puerta o modulación; Optica no lineal
01
para el control de la intensidad, fase, polarización o del color
13
basados en cristales líquidos, p. ej. celdas de presentación individuales de cristales líquidos
133
Disposiciones relativas a la estructura; Excitación de celdas de cristales líquidos; Disposiciones relativas a los circuitos
136
Celdas de cristales líquidos asociados estructuralmente con una capa o un sustrato semiconductores, p. ej. celdas que forman parte de un circuito integrado
1362
Celdas direccionadas por una matriz activa
1368
en los que el elemento de conmutación es un dispositivo de tres electrodos
H ELECTRICIDAD
01
ELEMENTOS ELECTRICOS BASICOS
L
DISPOSITIVOS SEMICONDUCTORES; DISPOSITIVOS ELECTRICOS DE ESTADO SOLIDO NO PREVISTOS EN OTRO LUGAR
21
Procedimientos o aparatos especialmente adaptados para la fabricación o el tratamiento de dispositivos semiconductores o de dispositivos de estado sólido, o bien de sus partes constitutivas
02
Fabricación o tratamiento de dispositivos semiconductores o de sus partes constitutivas
04
los dispositivos presentan al menos una barrera de potencial o una barrera de superficie, p. ej. una unión PN, una región de empobrecimiento, o una región de concentración de portadores de cargas
18
los dispositivos tienen cuerpos semiconductores que incluyen elementos del cuarto grupo de la Tabla Periódica, o de compuestos AIIIBVcon o sin impurezas, p. ej. materiales de dopado
334
Procedimientos que comportan varias etapas para la fabricación de dispositivos de tipo unipolar
335
Transistores de efecto de campo
336
con puerta aislada
H ELECTRICIDAD
01
ELEMENTOS ELECTRICOS BASICOS
L
DISPOSITIVOS SEMICONDUCTORES; DISPOSITIVOS ELECTRICOS DE ESTADO SOLIDO NO PREVISTOS EN OTRO LUGAR
29
Dispositivos semiconductores adaptados a la rectificación, amplificación, generación de oscilaciones o a la conmutación que tienen al menos una barrera de potencial o de superficie; Condensadores o resistencias, que tienen al menos una barrera de potencial o de superficie, p. ej. unión PN, región de empobrecimiento, o región de concentración de portadores de carga; Detalles de cuerpos semiconductores o de sus electrodos
40
Electrodos
43
caracterizados por los materiales de que están formados
45
Electrodos de contacto óhmico
H ELECTRICIDAD
01
ELEMENTOS ELECTRICOS BASICOS
L
DISPOSITIVOS SEMICONDUCTORES; DISPOSITIVOS ELECTRICOS DE ESTADO SOLIDO NO PREVISTOS EN OTRO LUGAR
29
Dispositivos semiconductores adaptados a la rectificación, amplificación, generación de oscilaciones o a la conmutación que tienen al menos una barrera de potencial o de superficie; Condensadores o resistencias, que tienen al menos una barrera de potencial o de superficie, p. ej. unión PN, región de empobrecimiento, o región de concentración de portadores de carga; Detalles de cuerpos semiconductores o de sus electrodos
40
Electrodos
43
caracterizados por los materiales de que están formados
49
Electrodos del tipo metal-aislante-semiconductor
Solicitantes:
KONINKLIJKE PHILIPS ELECTRONICS N.V. [NL/NL]; Groenewoudseweg 1 NL - 5621 BA Eindhoven, NL
PHILIPS NORDEN AB [SE/SE]; Kottbygatan 7 Kista S-164 85 Stockholm, SE (SE)
Personas inventoras:
FRENCH, Ian, Douglas; NL
POWELL, Martin, John; NL
Mandataria/o:
STEVENS, Brian, T.; Internationaal Octrooibureau B.V. P.O. Box 220 NL-5600 AE Eindhoven, NL
Datos de prioridad:
9626344.719.12.1996GB
Título (EN) ELECTRONIC DEVICES AND THEIR MANUFACTURE
(FR) DISPOSITIFS ELECTRONIQUES ET LEUR FABRICATION
Resumen:
(EN) In the manufacture of a flat panel display or other large-area electronics device, a self-aligned thin-film transistor (TFT) is formed with source and drain silicide parts (31, 32) adjacent an insulated gate structure (25, 21, 22) on a silicon film (20) which provides a transistor body (20a) comprising a channel area (20b) of the transistor. The transistor has its source and drain electrode pattern (11, 12) extending under the silicon film (20). The insulated gate structure (25, 21, 22) is formed as a conductive gate (25) on an insulating film (21, 22) which is patterned together with the conductive gate (25). A silicide-forming metal (30) is deposited over the insulated gate structure (25, 21, 22) and over exposed, adjacent areas (20c and 20d) of the silicon film, and the metal is reacted to form the silicide (31, 32) with these adjacent areas of the silicon film. The unreacted metal is removed from the insulated gate structure (25, 21, 22) by means of a selective etchant to leave the source and drain silicide parts (31 and 32) self-aligned with the conductive gate (25). An electrical connection (n+; 31, 32) is formed across the thickness of the silicon film (20) between the source and drain electrode pattern (11, 12) and the respective source and drain silicide parts (31 and 32).
(FR) La présente invention concerne la fabrication d'un écran plat ou d'autres dispositif électroniques de grande surface, permettant de réaliser un transistor à couche mince (TFT) auto-aligné dont les éléments siliciure source et drain (31, 32) sont adjacents d'une structure de grille (21, 22, 25) sur une couche de silicium (20) venant constituer le corps d'un transistor (20a) dans laquelle se trouve une zone canal (20b) du transistor. Les motifs d'électrodes source et drain (11, 12) du transistor passent sous la couche de silicium (20). La structure de grille isolée (21, 22, 25) vient constituer une grille conductrice (25) sur une couche isolante (21, 22) dont la forme est réalisée en même temps que la grille conductrice (25). Le procédé consiste à déposer, sur la structure de grille isolée (21, 22, 25) ainsi que sur les zones adjacentes découvertes (20c, 20d) de la couche de silicium, un métal de formation de siliciure (30) mis à réagir de façon à former le siliciure (31, 32) avec les zones adjacentes considérées de la couche de silicium. Le procédé consiste ensuite à enlever de la structure de grille isolée (21, 22, 25) le métal n'ayant pas réagi, en utilisant pour cet enlèvement un agent de gravure sélective permettant de conserver les éléments siliciure source et drain (31, 32) en auto-alignement avec la grille conductrice (25). Une connexion électrique (n+; 31, 32) vient se former dans l'épaisseur de la couche de silicium (20) entre le motif d'électrode source et drain (11, 12) et les éléments siliciure source et drain correspondants (31, 32).
Estados designados: JP, KR
Oficina Europea de Patentes (OEP) (AT, BE, CH, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)
Idioma de publicación: Inglés (EN)
Idioma de la solicitud: Inglés (EN)
También publicado como:
EP0904601JP2000507050KR1019990087078