Procesando

Espere un momento...

Configuración

Configuración

1. US20160148702 - Calibrating optimal read levels

Oficina Estados Unidos de América
Número de solicitud 14549535
Fecha de la solicitud 20.11.2014
N.º de publicación 20160148702
Fecha de publicación 26.05.2016
Número de concesión 09576671
Fecha de concesión 21.02.2017
Tipo de publicación B2
CIP
G FISICA
11
REGISTRO DE LA INFORMACION
C
MEMORIAS ESTATICAS
16
Memorias de sólo lectura programables y borrables
02
programables eléctricamente
06
Circuitos auxiliares, p. ej. para escritura en la memoria
26
Circuitos de detección o de lectura; Circuitos de salida de datos
G FISICA
11
REGISTRO DE LA INFORMACION
C
MEMORIAS ESTATICAS
16
Memorias de sólo lectura programables y borrables
02
programables eléctricamente
06
Circuitos auxiliares, p. ej. para escritura en la memoria
34
Determinación del estado de programación, p.ej. tensión umbral, sobreprogramación o subprogramación, retención
G FISICA
06
COMPUTO; CALCULO; CONTEO
F
TRATAMIENTO DE DATOS DIGITALES ELECTRICOS
11
Detección de errores; Corrección de errores; Monitorización del funcionamiento
07
Respuesta ante la aparición de un defecto, p. ej. tolerancia ante fallos
G FISICA
11
REGISTRO DE LA INFORMACION
C
MEMORIAS ESTATICAS
11
Memorias digitales caracterizadas por la utilización de elementos de almacenamiento eléctricos o magnéticos particulares; Elementos de almacenamiento correspondientes
56
utilizando elementos de almacenamiento que tienen más de dos estados estables representados por escalones, p. ej. de tensión, de corriente, de fase, de frecuencia
G11C 16/26
G11C 16/34
G06F 11/07
G11C 11/56
CPC
G11C 16/26
G06F 11/073
G06F 11/076
G11C 11/5642
G11C 16/3427
G11C 16/3495
Solicitantes HGST Netherlands B.V.
Western Digital Technologies, Inc.
Inventores Seyhan Karakulak
Anthony Dwayne Weathers
Richard David Barndt
Mandatarios McDermott Will & Emery LLP
Título
(EN) Calibrating optimal read levels
Resumen
(EN)

After a predetermined period of time in a life cycle of a flash memory device, a plurality of reliability values corresponding to a plurality of reads of one or more of the plurality of memory cells are generated; each of the reads using a variation of a predetermined read level voltage. An offset voltage is then identified, offset from the read level voltage. The offset voltage corresponds to a zero crossing point in the range of the reliability values. Once the offset voltage is identified, the read level voltage is set to a calibrated voltage based on the offset voltage.