Procesando

Espere un momento...

Configuración

Configuración

1. US09153336 - Decoder parameter estimation using multiple memory reads

Oficina Estados Unidos de América
Número de solicitud 14070089
Fecha de la solicitud 01.11.2013
N.º de publicación 09153336
Fecha de publicación 06.10.2015
Número de concesión 09153336
Fecha de concesión 06.10.2015
Tipo de publicación B1
CIP
G FISICA
11
REGISTRO DE LA INFORMACION
C
MEMORIAS ESTATICAS
16
Memorias de sólo lectura programables y borrables
02
programables eléctricamente
06
Circuitos auxiliares, p. ej. para escritura en la memoria
34
Determinación del estado de programación, p.ej. tensión umbral, sobreprogramación o subprogramación, retención
G FISICA
06
COMPUTO; CALCULO; CONTEO
F
TRATAMIENTO DE DATOS DIGITALES ELECTRICOS
11
Detección de errores; Corrección de errores; Monitorización del funcionamiento
07
Respuesta ante la aparición de un defecto, p. ej. tolerancia ante fallos
08
Detección o corrección de errores por introducción de redundancia en la representación de los datos, p. ej. utilizando códigos de control
10
añadiendo cifras binarias o símbolos especiales a los datos expresados según un código, p. ej. control de paridad, exclusión de los 9 o de los 11
G FISICA
11
REGISTRO DE LA INFORMACION
C
MEMORIAS ESTATICAS
16
Memorias de sólo lectura programables y borrables
02
programables eléctricamente
06
Circuitos auxiliares, p. ej. para escritura en la memoria
26
Circuitos de detección o de lectura; Circuitos de salida de datos
G11C 16/34
G06F 11/10
G11C 16/26
CPC
G11C 16/3422
G06F 11/1068
G11C 16/26
Solicitantes Marvell International Ltd.
Inventores Xueshi Yang
Shashi Kiran Chilappagari
Título
(EN) Decoder parameter estimation using multiple memory reads
Resumen
(EN)

An apparatus including a memory array and control circuitry. The control circuitry is configured to, based at least on a plurality of read comparison results, determine a number of memory cells of the memory array that have threshold voltages that fall into each of a plurality of voltage ranges. The control circuitry is further configured to, based at least on the number of memory cells that have threshold voltages in each of the plurality of voltage ranges, estimate an offset amount that a center voltage between two threshold voltage distributions differs from a center reference voltage. The control circuitry is further configured to read one or more of the plurality of memory cells based at least in part on the estimated offset amount.