Procesando

Espere un momento...

Configuración

Configuración

1. KR1020140013402 - MEMORY DEVICE, MEMORY SYSTEM, AND METHOD OF CONTROLLING READ VOLTAGE OF MEMORY DEVICE

Oficina República de Corea
Número de solicitud 1020120080247
Fecha de la solicitud 23.07.2012
N.º de publicación 1020140013402
Fecha de publicación 05.02.2014
Número de concesión 1019392340000
Fecha de concesión 16.01.2019
Tipo de publicación B1
CIP
G FISICA
11
REGISTRO DE LA INFORMACION
C
MEMORIAS ESTATICAS
7
Disposiciones para escribir una información o para leer una información en una memoria digital
10
Disposiciones de interfaz para entrada/salida (E/S) de datos, p.ej. circuitos de control de entrada/salida (E/S) de datos, memorias intermedias de entrada/salida (E/S) de datos
G FISICA
11
REGISTRO DE LA INFORMACION
C
MEMORIAS ESTATICAS
5
Detalles de memorias cubiertos por el grupo G11C11/96
14
Disposiciones para la alimentación
G FISICA
11
REGISTRO DE LA INFORMACION
C
MEMORIAS ESTATICAS
7
Disposiciones para escribir una información o para leer una información en una memoria digital
22
Circuitos de sincronización o de reloj para la lectura-escritura (R-W); Generadores o gestión de señales de control para la lectura-escritura (R-W)
G11C 7/10
G11C 5/14
G11C 7/22
Solicitantes SAMSUNG ELECTRONICS CO., LTD.
삼성전자 주식회사
Inventores CHOI, MYUNG HOON
JEONG, JAE YONG
PARK, KI TAE
최명훈
정재용
박기태
Mandatarios 리앤목특허법인
Título
(EN) MEMORY DEVICE, MEMORY SYSTEM, AND METHOD OF CONTROLLING READ VOLTAGE OF MEMORY DEVICE
(KO) 메모리 장치, 메모리 시스템 및 상기 메모리 장치의 독출 전압의 제어 방법
Resumen
(EN)
A memory device according to technological aspects of the present invention comprises: a memory cell array including a plurality of memory cells; a page buffer unit which stores each of sequentially read data from different voltage levels into some memory cells of the plurality of memory cells individually, and includes a plurality of page buffers each performing logical operations for the data; and a counting unit for counting a number of the memory cells present in each of a plurality of sections separated by the different voltage levels based on a result of the logical operations. COPYRIGHT KIPO 2014 [Reference numerals] (10A) Memory controller; (11) ECC processor; (12) Read voltage determination unit; (20A) Memory device; (21) Memory cell array; (22) Page buffer; (23) Counting unit

(KO)
본 발명의 기술적 사상에 따른 메모리 장치는, 복수의 메모리 셀들을 포함하는 메모리 셀 어레이, 상기 복수의 메모리 셀들 중 일부 메모리 셀들의 각각에 대해 서로 다른 전압 레벨들에서 순차적으로 독출된 데이터들을 각각 저장하고, 상기 데이터들에 대한 논리 연산을 각각 수행하는 복수의 페이지 버퍼들을 포함하는 페이지 버퍼부, 및 상기 논리 연산의 결과를 기초로 하여, 상기 서로 다른 전압 레벨들에 의해 구분되는 복수의 구획들 각각에 존재하는 메모리 셀들의 개수를 카운팅하는 카운팅부를 포함한다.