(EN) PROBLEM TO BE SOLVED: To realize a high breakdown voltage of a trench gate type power MISFET (metal insulator semiconductor field effect transistor) without increasing the number of manufacturing processes.
SOLUTION: In the same contaminant ions introducing process, a p-type semiconductor region 10 and a p-type field limiting ring 11 are collectively formed in a gate line area GLA while integrating them so as to be in contact with a groove 5, in which a gate lead out electrode 8 is formed. In this case, when the width of a part in the gate lead out electrode 8, which is arranged outside the groove 5, is shown by CHSP and the resistivity of an n-type single crystal silicon layer 1B is shown by ( cm), the width CHSP is set so as to be CHSP3.80+0.148.
COPYRIGHT: (C)2005,JPO&NCIPI
(JA) 【課題】製造工程数を増加することなくトレンチゲート型パワーMISFETの高耐圧化を実現する。
【解決手段】同一の不純物イオン導入工程にて、ゲート配線領域GLAでp−型半導体領域10およびp−型フィールドリミッティングリング11をゲート引き出し電極8の形成された溝5と接するように一括して、形成する。その際、ゲート引き出し電極8のうち溝5の外部に配置された部分の幅をCHSPとし、n−型単結晶シリコン層1Bの抵抗率をρ(Ω・cm)とすると、CHSP≦3.80+0.148ρとなるようにそのCHSPを設定する。
【選択図】 図9