Search International and National Patent Collections
Some content of this application is unavailable at the moment.
If this situation persists, please contact us atFeedback&Contact
1. (EP2306321) Increasing memory performance in flash memory devices by performing simultaneous write operation to multiple devices

Office : European Patent Office
Application Number: 10012048 Application Date: 25.02.1999
Publication Number: 2306321 Publication Date: 06.04.2011
Publication Kind : B1
Designated States: DE, FR, GB
Prior PCT appl.: Application Number:US1999004247 ; Publication Number: Click to see the data
IPC:
G06F 3/06
G06F 12/06
G06F 3/08
G06F 11/10
G06F 12/00
G06F 12/02
G11C 16/08
G11C 16/10
G11C 29/00
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
3
Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
06
Digital input from, or digital output to, record carriers
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
12
Accessing, addressing or allocating within memory systems or architectures
02
Addressing or allocation; Relocation
06
Addressing a physical block of locations, e.g. base addressing, module addressing, address space extension, memory dedication
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
3
Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
06
Digital input from, or digital output to, record carriers
08
from or to individual record carriers, e.g. punched card
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
11
Error detection; Error correction; Monitoring
07
Responding to the occurrence of a fault, e.g. fault tolerance
08
Error detection or correction by redundancy in data representation, e.g. by using checking codes
10
Adding special bits or symbols to the coded information, e.g. parity check, casting out nines or elevens
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
12
Accessing, addressing or allocating within memory systems or architectures
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
12
Accessing, addressing or allocating within memory systems or architectures
02
Addressing or allocation; Relocation
G PHYSICS
11
INFORMATION STORAGE
C
STATIC STORES
16
Erasable programmable read-only memories
02
electrically programmable
06
Auxiliary circuits, e.g. for writing into memory
08
Address circuits; Decoders; Word-line control circuits
G PHYSICS
11
INFORMATION STORAGE
C
STATIC STORES
16
Erasable programmable read-only memories
02
electrically programmable
06
Auxiliary circuits, e.g. for writing into memory
10
Programming or data input circuits
G PHYSICS
11
INFORMATION STORAGE
C
STATIC STORES
29
Checking stores for correct operation; Testing stores during standby or offline operation
CPC:
G11C 16/102
G06F 3/0613
G06F 3/064
G06F 3/0658
G06F 3/0679
G06F 11/1068
G06F 12/0246
G06F 2212/1016
G06F 2212/7203
G06F 2212/7208
G11C 16/08
G11C 29/765
G11C 29/82
Applicants: LEXAR MEDIA INC
Inventors: ESTAKHRI PETRO
IMAN BERHANU
Priority Data: 99911004 25.02.1999 EP
3069798 25.02.1998 US
9904247 25.02.1999 US
Title: (DE) Erhöhung der Speicherleistung in Flash-Speichervorrichtungen mittels gleichzeitiger Durchführung des Schreibvorgangs auf mehreren Vorrichtungen
(EN) Increasing memory performance in flash memory devices by performing simultaneous write operation to multiple devices
(FR) Amélioration de la performance de mémoire dans des dispositifs de mémoire flash par l'exécution d'une opération d'écriture simultanée sur plusieurs dispositifs
Abstract: front page image
(EN) The present invention includes a digital system having a controller semiconductor device coupled to a host and a nonvolatile memory bank including a plurality of nonvolatile memory devices. The controller transfers information, organized in sectors, with each sector including a user data portion and an overhead portion, between the host and the nonvolatile memory bank and stores and reads two bytes of information relating to the same sector simultaneously within two nonvolatile memory devices. Each nonvolatile memory device is defined by a row of memory locations where corresponding rows of at least two semiconductor devices maintain two sectors of information therein with the overhead information relating to the two sectors maintained in one of the memory rows of the nonvolatile memory device. Each 32 sectors of information defines a block identified by a virtual physical block address of information expanding between two memory devices wherein an even and odd byte of a sector is simultaneously read from or written to two nonvolatile memory devices. In another embodiment, the controller stores an entire sector of information within a single nonvolatile memory device and reads from or writes to, a sector of information by processing corresponding bytes of at least two sectors in two nonvolatile memory devices simultaneously.
(FR) L'invention concerne un système numérique comprenant un dispositif contrôleur à semi-conducteur connecté à un hôte et un bloc de mémoire non volatile qui comprend une pluralité de dispositifs de mémoire non volatile. Le contrôleur transfère les informations, classées en secteurs qui comprennent chacun une partie de données d'utilisateur et une partie de données système entre l'hôte et le bloc de mémoire non volatile. Ce contrôleur stocke ensuite et lit deux octets correspondant au même secteur dans deux dispositifs de mémoire non volatile à la fois. Chaque dispositif de mémoire non volatile est défini par une rangée d'emplacements mémoire. Les rangées correspondantes d'au moins deux dispositifs à semi-conducteur contiennent deux secteurs d'informations, les informations système correspondant aux deux secteurs conservés dans l'une des rangées de mémoire du dispositif de mémoire non volatile. Les secteurs d'informations définissent, par groupes de trente-deux, des blocs identifiés par une adresse virtuelle de bloc physique avec un bloc d'informations à cheval sur deux dispositifs de mémoire. Un octet pair et un octet impair d'un secteur est lu simultanément à partir de deux dispositifs de mémoire non volatile ou simultanément écrit dans deux dispositifs de mémoire non volatile à la fois. Selon un autre mode de réalisation, le contrôleur stocke un secteur d'informations entier dans un seul dispositif de mémoire non volatile et lit à partir d'un secteur d'informations ou écrit dans un secteur d'informations, en traitant les octets correspondants d'au moins deux secteurs dans deux dispositifs de mémoire non volatile à la fois.
Also published as:
EP0983550JP2000510634 AU1999029750WO/1999/044113