Processing

Please wait...

Settings

Settings

Goto Application

1. WO2023279549 - INTEGRATED CIRCUIT DESIGN METHOD AND APPARATUS

Publication Number WO/2023/279549
Publication Date 12.01.2023
International Application No. PCT/CN2021/121362
International Filing Date 28.09.2021
IPC
H01L 21/768 2006.1
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus specially adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
70Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in or on a common substrate or of specific parts thereof; Manufacture of integrated circuit devices or of specific parts thereof
71Manufacture of specific parts of devices defined in group H01L21/7086
768Applying interconnections to be used for carrying current between separate components within a device
Applicants
  • 长鑫存储技术有限公司 CHANGXIN MEMORY TECHNOLOGIES, INC. [CN]/[CN]
Inventors
  • 陈川江 CHEN, Chuanjiang
  • 唐力 TANG, Li
  • 白黎 BAI, Li
  • 赵康 ZHAO, Kang
Agents
  • 北京中政联科专利代理事务所(普通合伙) BEIJING LINKAW PATENT ATTORNEY LAW FIRM
Priority Data
202110772640.408.07.2021CN
Publication Language Chinese (zh)
Filing Language Chinese (ZH)
Designated States
Title
(EN) INTEGRATED CIRCUIT DESIGN METHOD AND APPARATUS
(FR) PROCÉDÉ ET APPAREIL DE CONCEPTION DE CIRCUIT INTÉGRÉ
(ZH) 集成电路设计方法及装置
Abstract
(EN) The present application discloses an integrated circuit design method and apparatus. A layout comprises: S1, loading a power fill on a circuit layout having original metal wiring; S2, checking whether the current layout comprises a region having a spacing error, if so, then entering S3, if not, then outputting the layout; and S3, cutting off a predetermined spacing width delta for a power fill pattern corresponding to each region having a spacing error, and returning to S2. The present application can help a layout engineer to efficiently solve a metal spacing error caused by adding a power fill on a layout, thereby saving time. A layout module that has been repaired by a tool can retain to the greatest extent an added power fill mesh while correcting the spacing error.
(FR) La présente demande divulgue un procédé et un appareil de conception de circuit intégré. Un agencement consiste à : S1, charger un remplissage de puissance sur un agencement de circuit ayant un câblage métallique d'origine ; S2, vérifier si l'agencement actuel comprend une région ayant une erreur d'espacement, si tel est le cas, passer ensuite à S3, si ce n'est pas le cas, produire ensuite l'agencement ; et S3, couper une largeur d'espacement delta prédéterminée pour un motif de remplissage de puissance correspondant à chaque région ayant une erreur d'espacement, et revenir à S2. La présente demande peut aider un ingénieur en agencement à résoudre efficacement une erreur d'espacement métallique provoquée par l'ajout d'un remplissage de puissance sur un agencement, ce qui permet de gagner du temps. Un module d'agencement qui a été réparé par un outil peut conserver autant que faire se peut un maillage de remplissage de puissance ajouté tout en corrigeant l'erreur d'espacement.
(ZH) 本申请公开了一种集成电路设计方法及装置。布图包括:S1对具有原始金属走线的电路布图加载电源填充;S2,检查当前布图中是否包括存在间距错误的区域;若存在则进入S3,若不存在,则输出布图;S3对每个存在间距错误的区域对应的电源填充图案裁剪掉一预定间距宽度delta,返回S2。本申请能够能帮助布局工程师高效的解决布图上由添加电源填充所导致的金属间距错误,节约了时间。经过工具修复的布图模块,能在修正间距错误的同时最大限度的保留加入的电源填充网格。
Related patent documents
Latest bibliographic data on file with the International Bureau