(EN) Provided in the present disclosure are a method for manufacturing a semiconductor structure, and a semiconductor structure. The method for manufacturing a semiconductor structure comprises: forming a capacitive post in an initial structure; removing part of the initial structure to form a trench, wherein the trench exposes part of a side wall of the capacitive post and a substrate of the initial structure; forming a dielectric layer, wherein the dielectric layer at least covers an exposed surface of the capacitive post; forming a first upper electrode, wherein the first upper electrode covers a surface of the dielectric layer; and forming a second upper electrode, wherein the second upper electrode covers a surface of the first upper electrode. In the axial direction of the capacitive post, the portions of the second upper electrode that are formed in the trench are discontinuous, and the discontinuous portions of the second upper electrode form air gaps.
(FR) Selon des modes de réalisation, la présente divulgation concerne un procédé de fabrication d'une structure semi-conductrice, et une structure semi-conductrice. Le procédé de fabrication d'une structure semi-conductrice comprend les étapes consistant à : former une borne capacitive dans une structure initiale ; retirer une partie de la structure initiale pour former une tranchée, la tranchée exposant une partie d'une paroi latérale de la borne capacitive et un substrat de la structure initiale ; former une couche diélectrique, la couche diélectrique recouvrant au moins une surface exposée de la borne capacitive ; former une première électrode supérieure, la première électrode supérieure recouvrant une surface de la couche diélectrique ; et former une deuxième électrode supérieure, la deuxième électrode supérieure recouvrant une surface de la première électrode supérieure. Dans la direction axiale de la borne capacitive, les parties de la deuxième électrode supérieure qui sont formées dans la tranchée sont discontinues, et les parties discontinues de la deuxième électrode supérieure forment des entrefers.
(ZH) 本公开提供一种半导体结构的制作方法及半导体结构,半导体结构的制作方法包括:在初始结构中形成电容柱;去除部分初始结构形成沟槽,沟槽暴露出电容柱的部分侧壁以及初始结构的衬底;形成介电层,介电层至少覆盖电容柱暴露的表面;形成第一上电极,第一上电极覆盖介电层的表面;形成第二上电极,第二上电极覆盖第一上电极的表面;在电容柱轴向方向上,形成于沟槽内的第二上电极部分不连续,且第二上电极的不连续部分形成空气隙。