Processing

Please wait...

Settings

Settings

Goto Application

1. WO2022160627 - METHOD FOR FORMING SEMICONDUCTOR STRUCTURE

Publication Number WO/2022/160627
Publication Date 04.08.2022
International Application No. PCT/CN2021/108401
International Filing Date 26.07.2021
IPC
H01L 21/8242 2006.1
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus specially adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
70Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in or on a common substrate or of specific parts thereof; Manufacture of integrated circuit devices or of specific parts thereof
77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
78with subsequent division of the substrate into plural individual devices
82to produce devices, e.g. integrated circuits, each consisting of a plurality of components
822the substrate being a semiconductor, using silicon technology
8232Field-effect technology
8234MIS technology
8239Memory structures
8242Dynamic random access memory structures (DRAM)
CPC
H10B 12/00
H10B 12/01
Applicants
  • 长鑫存储技术有限公司 CHANGXIN MEMORY TECHNOLOGIES, INC. [CN]/[CN]
Inventors
  • 夏军 XIA, Jun
  • 占康澍 ZHAN, Kangshu
  • 李森 LI, Sen
  • 徐朋辉 XU, Penghui
  • 宛强 WAN, Qiang
  • 刘涛 LIU, Tao
Agents
  • 北京中政联科专利代理事务所(普通合伙) BEIJING LINKAW PATENT ATTORNEY LAW FIRM
Priority Data
202110128741.829.01.2021CN
Publication Language Chinese (zh)
Filing Language Chinese (ZH)
Designated States
Title
(EN) METHOD FOR FORMING SEMICONDUCTOR STRUCTURE
(FR) PROCÉDÉ DE FORMATION DE STRUCTURE SEMI-CONDUCTRICE
(ZH) 半导体结构的形成方法
Abstract
(EN) Embodiments of the present application provide a method for forming a semiconductor structure. The semiconductor structure comprises a first region and a second region. The method comprises: providing a substrate, an insulating layer and a mask layer which are sequentially stacked, wherein the first region has at least one trench penetrating through the mask layer and the insulating layer, and an upper surface of the mask layer of the second region is higher than an upper surface of the mask layer of the first region; forming a first protective layer that covers the upper surface and sidewalls of the mask layer of the first region; removing the mask layer of the second region after forming the first protective layer; removing the first protective layer after removing the mask layer of the second region; and removing the mask layer of the first region. The method for forming the semiconductor structure provided in the embodiments of the present application facilitates improving the flatness of the semiconductor structure.
(FR) La présente demande concerne, selon certains modes de réalisation, un procédé de formation d'une structure semi-conductrice. La structure semi-conductrice comprend une première région et une seconde région. Le procédé comprend : la fourniture d'un substrat, d'une couche isolante et d'une couche de masque qui sont empilés séquentiellement, la première région ayant au moins une tranchée pénétrant à travers la couche de masque et la couche isolante, et une surface supérieure de la couche de masque de la seconde région étant plus élevée qu'une surface supérieure de la couche de masque de la première région ; la formation d'une première couche protectrice qui recouvre la surface supérieure et les parois latérales de la couche de masque de la première région ; le retrait de la couche de masque de la seconde région après la formation de la première couche protectrice ; le retrait de la première couche protectrice après le retrait de la couche de masque de la seconde région ; et le retrait de la couche de masque de la première région. Le procédé de formation de la structure semi-conductrice selon les modes de réalisation de la présente demande facilite l'amélioration de la planéité de la structure semi-conductrice.
(ZH) 本申请实施例提供一种半导体结构的形成方法,所述半导体结构包括第一区域以及第二区域,包括:提供依次堆叠设置的基底、绝缘层以及掩膜层,所述第一区域具有贯穿所述掩膜层以及所述绝缘层的至少一个沟槽,所述第二区域的所述掩膜层的上表面高于所述第一区域的所述掩膜层的上表面;形成第一保护层,所述第一保护层覆盖所述第一区域的所述掩膜层的上表面和侧壁;在形成所述第一保护层后,去除所述第二区域的所述掩膜层;在去除所述第二区域的所述掩膜层之后,去除所述第一保护层;去除所述第一区域的所述掩膜层。本申请实施例提供的半导体结构的形成方法,有利于提高半导体结构的平整度。
Related patent documents
Latest bibliographic data on file with the International Bureau