(EN) Provided is a shift register unit, comprising: an input circuit, a first control circuit, a second control circuit, and an output circuit. The input circuit is configured to provide a signal of a first clock signal line (CK1) or a first power line (VGH) to a first control node (P1) under the control of a second clock signal line (CB1), a first input end (INPUT1) and a second control node (P2). The first control circuit is configured to provide a signal of the first power line (VGH) or a second power line (VGL) to a first output end (OUT1) under the control of the first control node (P1) and the second control node (P2). The second control circuit is configured to provide the signal of the first power line (VGH) or the second power line (VGL) to a second output end (OUT2) under the control of the first output end (OUT1). The output circuit is configured to output an effective level signal of the first power line (VGH) or the second power line (VGL) to a third output end (OUT3) under the control of a control signal line (CSL) and the second output end (OUT2). Within one frame time, the duration of an effective level signal provided by the third output end (OUT3) is longer than the duration of an effective level signal provided by the second output end (OUT2).
(FR) L'invention concerne une unité de registre à décalage comprenant un circuit d'entrée, un premier circuit de commande, un deuxième circuit de commande et un circuit de sortie. Le circuit d'entrée est conçu pour fournir un signal d'une première ligne de signal d'horloge (CK1) ou d'une première ligne d'alimentation (VGH) à un premier nœud de commande (P1) sous la commande d'une deuxième ligne de signal d'horloge (CB1), d'une première extrémité d'entrée (ENTRÉE1) et d'un deuxième nœud de commande (P2). Le premier circuit de commande est conçu pour fournir un signal de la première ligne d'alimentation (VGH) ou d'une deuxième ligne d'alimentation (VGL) à une première extrémité de sortie (SORTIE1) sous la commande du premier nœud de commande (P1) et du deuxième nœud de commande (P2). Le deuxième circuit de commande est conçu pour fournir le signal de la première ligne d'alimentation (VGH) ou de la deuxième ligne d'alimentation (VGL) à une deuxième extrémité de sortie (SORTIE2) sous la commande de la première extrémité de sortie (SORTIE1). Le circuit de sortie est conçu pour délivrer un signal de niveau effectif de la première ligne d'alimentation (VGH) ou de la deuxième ligne d'alimentation (VGL) à une troisième extrémité de sortie (SORTIE3) sous la commande d'une ligne de signal de commande (CSL) et de la deuxième extrémité de sortie (SORTIE2). Dans un temps de trame, la durée d'un signal de niveau effectif fourni par la troisième extrémité de sortie (SORTIE3) est supérieure à la durée d'un signal de niveau effectif fourni par la deuxième extrémité de sortie (SORTIE2).
(ZH) 提供了一种移位寄存器单元，包括：输入电路、第一控制电路、第二控制电路和输出电路。输入电路配置为在第二时钟信号线（CB1）、第一输入端（INPUT1）和第二控制节点（P2）的控制下，向第一控制节点（P1）提供第一时钟信号线（CK1）或第一电源线（VGH）的信号。第一控制电路配置为在第一控制节点（P1）和第二控制节点（P2）的控制下，向第一输出端（OUT1）提供第一电源线（VGH）或第二电源线（VGL）的信号。第二控制电路配置为在第一输出端（OUT1）的控制下，向第二输出端（OUT2）提供第一电源线（VGH）或第二电源线（VGL）的信号。输出电路配置为在控制信号线（CSL）和第二输出端（OUT2）的控制下，向第三输出端（OUT3）输出第一电源线（VGH）或第二电源线（VGL）的有效电平信号。在一帧时间内，第三输出端（OUT3）提供的有效电平信号的时长大于第二输出端（OUT2）提供的有效电平信号的时长。
