Processing

Please wait...

Settings

Settings

Goto Application

1. WO2022092035 - SEMICONDUCTOR DEVICE

Publication Number WO/2022/092035
Publication Date 05.05.2022
International Application No. PCT/JP2021/039336
International Filing Date 25.10.2021
IPC
H01L 29/78 2006.1
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
29Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having at least one potential-jump barrier or surface barrier; Capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof
66Types of semiconductor device
68controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified, or switched
76Unipolar devices
772Field-effect transistors
78with field effect produced by an insulated gate
H01L 21/336 2006.1
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus specially adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
02Manufacture or treatment of semiconductor devices or of parts thereof
04the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer, carrier concentration layer
18the devices having semiconductor bodies comprising elements of group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
334Multistep processes for the manufacture of devices of the unipolar type
335Field-effect transistors
336with an insulated gate
Applicants
  • ローム株式会社 ROHM CO., LTD. [JP]/[JP]
Inventors
  • 濱澤 靖史 HAMAZAWA, Yasushi
Agents
  • 特許業務法人あい特許事務所 AI ASSOCIATION OF PATENT AND TRADEMARK ATTORNEYS
Priority Data
2020-18136729.10.2020JP
Publication Language Japanese (ja)
Filing Language Japanese (JA)
Designated States
Title
(EN) SEMICONDUCTOR DEVICE
(FR) DISPOSITIF À SEMI-CONDUCTEUR
(JA) 半導体装置
Abstract
(EN) This semiconductor device comprises: a chip having a main surface; a drain region formed in an upper-layer portion of the main surface; a source region formed in the upper-layer portion of the main surface at an interval from the drain region; a channel inversion region formed on the source region side between the drain region and the source region in the upper-layer portion of the main surface; a drift region formed in a region between the drain region and the channel inversion region in the upper-layer portion of the main surface; a gate insulating film including a first part coating the channel inversion region on the main surface and a second part coating the drift region on the main surface; and a gate electrode including a first electrode part coating the first part and a second electrode part leading out of the first electrode part onto the second part so as to partially expose the second part.
(FR) L'invention concerne un dispositif à semi-conducteur comprenant : une puce ayant une surface principale ; une région de drain formée dans une partie de couche supérieure de la surface principale ; une région de source formée dans la partie de couche supérieure de la surface principale à un intervalle de la région de drain ; une région d'inversion de canal formée sur le côté région de source entre la région de drain et la région de source dans la partie de couche supérieure de la surface principale ; une région de dérive formée dans une région entre la région de drain et la région d'inversion de canal dans la partie de couche supérieure de la surface principale ; un film d'isolation de grille comprenant une première partie recouvrant la région d'inversion de canal sur la surface principale et une seconde partie recouvrant la région de dérive sur la surface principale ; et une électrode de grille comprenant une première partie d'électrode revêtant la première partie et une seconde partie d'électrode conduisant à l'extérieur de la première partie d'électrode sur la seconde partie de façon à exposer partiellement la seconde partie.
(JA) 半導体装置は、主面を有するチップと、前記主面の表層部に形成されたドレイン領域と、前記ドレイン領域から間隔を空けて前記主面の表層部に形成されたソース領域と、前記主面の表層部における前記ドレイン領域および前記ソース領域の間において前記ソース領域側に形成されるチャネル反転領域と、前記主面の表層部において前記ドレイン領域および前記チャネル反転領域の間の領域に形成されるドリフト領域と、前記主面の上で前記チャネル反転領域を被覆する第1部分、および、前記主面の上で前記ドリフト領域を被覆する第2部分を有するゲート絶縁膜と、前記第1部分を被覆する第1電極部、および、前記第2部分を部分的に露出させるように前記第1電極部から前記第2部分の上に引き出された第2電極部を有するゲート電極と、を含む。
Latest bibliographic data on file with the International Bureau