Processing

Please wait...

Settings

Settings

Goto Application

1. WO2022073363 - ENHANCED SPI CONTROLLER AND SPI CONTROLLER OPERATING METHOD

Publication Number WO/2022/073363
Publication Date 14.04.2022
International Application No. PCT/CN2021/103232
International Filing Date 29.06.2021
IPC
G06F 13/42 2006.1
GPHYSICS
06COMPUTING; CALCULATING OR COUNTING
FELECTRIC DIGITAL DATA PROCESSING
13Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
38Information transfer, e.g. on bus
42Bus transfer protocol, e.g. handshake; Synchronisation
G06F 13/28 2006.1
GPHYSICS
06COMPUTING; CALCULATING OR COUNTING
FELECTRIC DIGITAL DATA PROCESSING
13Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
14Handling requests for interconnection or transfer
20for access to input/output bus
28using burst mode transfer, e.g. direct memory access, cycle steal
CPC
G06F 13/287
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
13Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
14Handling requests for interconnection or transfer
20for access to input/output bus
28using burst mode transfer, e.g. direct memory access ; DMA; , cycle steal
287Multiplexed DMA
G06F 13/4282
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
13Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
38Information transfer, e.g. on bus
42Bus transfer protocol, e.g. handshake; Synchronisation
4282on a serial bus, e.g. I2C bus, SPI bus
G06F 2213/0002
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
2213Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
0002Serial port, e.g. RS232C
G06F 2213/2804
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
2213Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
28DMA
2804Systems and methods for controlling the DMA frequency on an access bus
Applicants
  • 乐鑫信息科技(上海)股份有限公司 ESPRESSIF SYSTEMS (SHANGHAI) CO., LTD. [CN]/[CN]
Inventors
  • 吴承恩 WU, Cheng'en
  • 多姆堡耶伦 DOMBURG, Jeroen
  • 萧旭峯 XIAO, Xufeng
Agents
  • 北京市路盛律师事务所 BEIJING LUSHENG LAW FIRM
Priority Data
202011078754.010.10.2020CN
Publication Language Chinese (zh)
Filing Language Chinese (ZH)
Designated States
Title
(EN) ENHANCED SPI CONTROLLER AND SPI CONTROLLER OPERATING METHOD
(FR) CONTRÔLEUR SPI AMÉLIORÉ ET PROCÉDÉ DE FONCTIONNEMENT D'UN CONTRÔLEUR SPI
(ZH) 增强型SPI控制器以及操作SPI控制器的方法
Abstract
(EN) Disclosed are an SPI controller and an SPI controller operating method. The SPI controller comprises: an SPI clock signal generator configured to generate an SPI clock signal; a register group configured to save an SPI work configuration of the SPI controller; multiple SPI pins configured to connect to one or more SPI peripherals; an input/output controller configured to perform data input or output between the SPI controller and the SPI peripherals according to the SPI clock signal and the SPI work configuration; and an SPI state machine configured to control an operation state of the SPI controller. The SPI controller is electrically coupled, via a bus, to a CPU, a DMA controller and a system memory outside of the SPI controller. The input/output controller is further configured to receive, between two consecutive SPI transfers, an updated SPI work configuration from the DMA controller, and to update the register group with the updated SPI work configuration.
(FR) L'invention concerne un contrôleur d'interface de périphérique série (SPI) et un procédé de fonctionnement d'un contrôleur SPI. Le contrôleur SPI comprend : un générateur de signal d'horloge SPI configuré pour générer un signal d'horloge SPI; un groupe de registres configuré pour sauvegarder une configuration de travail SPI du dispositif de commande SPI; de multiples broches SPI configurées pour se connecter à un ou plusieurs périphériques SPI; un contrôleur d'entrée/sortie configuré pour effectuer une entrée ou une sortie de données entre le contrôleur SPI et les périphériques SPI selon le signal d'horloge SPI et la configuration de travail SPI; et une machine d'état SPI configurée pour commander un état de fonctionnement du contrôleur SPI. Le contrôleur SPI est couplé électriquement, par l'intermédiaire d'un bus, à une unité centrale, à un contrôleur DMA et à une mémoire système à l'extérieur du contrôleur SPI. Le contrôleur d'entrée/sortie est en outre configuré pour recevoir, entre deux transferts SPI consécutifs, une configuration de travail SPI mise à jour à partir du contrôleur DMA, et pour mettre à jour le groupe de registres avec la configuration de travail SPI mise à jour.
(ZH) 本发明公开了一种SPI控制器和操作SPI控制器的方法,该SPI控制器包括:SPI时钟信号产生器,其配置为产生SPI时钟信号;寄存器组,其配置为保存所述SPI控制器的SPI工作配置;多个SPI引脚,其配置为连接到一个或多个SPI外设;及输入输出控制器,其配置为根据所述SPI时钟信号及所述SPI工作配置,执行所述SPI控制器与所述SPI外设之间的数据输入或输出;SPI状态机,其配置为控制所述SPI控制器的工作状态;其中所述SPI控制器通过总线电耦合到位于所述SPI控制器外部的CPU、DMA控制器及系统内存;及所述输入输出控制器还配置为在连续的两次SPI传输之间,从所述DMA控制器接收更新的SPI工作配置并将所述更新的SPI工作配置更新到所述寄存器组中。
Related patent documents
Latest bibliographic data on file with the International Bureau