(EN) A memory, comprising: a memory chip (100), wherein the memory chip (100) comprises at least one channel (10), and the channel (10) comprises a plurality of memory blocks (101) that are configured to alternately perform read-write operations; a command port (102), wherein the command port (102) is configured to receive a command signal at the preset edge of a command clock, and the command signal is used for controlling the read-write operations of the memory blocks (101); and a data port (103), wherein the data port (103) is configured to receive, at the preset edge of a data clock, a data signal to be written to the memory blocks (101), or transmit the data signal. The command port (102) comprises a row address port (112) and a column address port (122); the row address port (112) is used for receiving a row address signal of a position where a target memory cell is located; and the column address port (122) is used for receiving a column address signal of the position where the target memory cell is located.
(FR) L'invention concerne une mémoire, comprenant : une puce de mémoire (100), la puce de mémoire (100) comprenant au moins un canal (10) et le canal (10) comprenant une pluralité de blocs de mémoire (101) qui sont configurés pour effectuer en alternance des opérations de lecture-d'écriture ; un port de commande (102), le port de commande (102) étant configuré pour recevoir un signal de commande au niveau du bord prédéfini d'une horloge de commande et le signal de commande étant utilisé pour commander les opérations de lecture-d'écriture des blocs de mémoire (101) ; et un port de données (103), le port de données (103) étant configuré pour recevoir, au niveau du bord prédéfini d'une horloge de données, un signal de données à écrire dans les blocs de mémoire (101) ou pour transmettre le signal de données. Le port de commande (102) comprend un port d'adresse de rangée (112) et un port d'adresse de colonne (122) ; le port d'adresse de rangée (112) est utilisé pour recevoir un signal d'adresse de rangée d'une position dans laquelle se trouve une cellule de mémoire cible ; et le port d'adresse de colonne (122) est utilisé pour recevoir un signal d'adresse de colonne de la position dans laquelle se trouve la cellule de mémoire cible.
(ZH) 一种存储器，包括：存储芯片(100)，存储芯片(100)包括至少一个通道(10)，通道(10)包括：多个存储块(101)，多个存储块(101)被配置为交替进行读写操作；命令端口(102)，命令端口(102)被配置为在命令时钟的预设沿接收命令信号，命令信号用于控制存储块(101)的读写操作；数据端口(103)，数据端口(103)被配置为，在数据时钟的预设沿接收待写入到存储块(101)的数据信号或者发送数据信号；命令端口(102)包括行地址端口(112)和列地址端口(122)，行地址端口(112)用于接收目标存储单元所在位置的行地址信号，列地址端口(122)用于接收目标存储单元所在位置的列地址信号。
