(EN) This document describes systems and techniques for adaptive frequency control in integrated circuits (202). In response to operating conditions that permit a lower frequency (322) of a clock signal (306), the described systems and techniques dynamically reduce the clock frequency (322) without adjusting the frequency (318) of an input clock signal (302). The clock frequency (322) is decreased by gating a fraction of the input clock signal (302) and stretching the ungated cycles by an offset amount. By dynamically adjusting the clock frequency (322) in this manner, an integrated circuit (202) can change its clock frequency (322) more quickly and maintain the supply voltage closer to a lower voltage limit to reduce power consumption and allow safer operations.
(FR) L'invention concerne des systèmes et des techniques pour la commande de fréquence adaptative dans des circuits intégrés (202). En réponse à des conditions de fonctionnement qui permettent une fréquence inférieure (322) d'un signal d'horloge (306), les systèmes et les techniques décrits réduisent dynamiquement la fréquence d'horloge (322) sans ajuster la fréquence (318) d'un signal d'horloge d'entrée (302). La fréquence d'horloge (322) est diminuée par le blocage d'une fraction du signal d'horloge d'entrée (302) et l'étirement des cycles non bloqués selon une quantité de décalage. En réglant dynamiquement la fréquence d'horloge (322) de cette manière, un circuit intégré (202) peut modifier sa fréquence d'horloge (322) plus rapidement et maintenir la tension d'alimentation plus proche d'une limite de tension inférieure pour réduire la consommation d'énergie et permettre des opérations plus sûres.
