Processing

Please wait...

PATENTSCOPE will be unavailable a few hours for maintenance reason on Tuesday 25.01.2022 at 12:00 PM CET
Settings

Settings

Goto Application

1. WO2022011153 - SMART COMPUTE RESISTIVE MEMORY

Publication Number WO/2022/011153
Publication Date 13.01.2022
International Application No. PCT/US2021/040909
International Filing Date 08.07.2021
IPC
G08F 12/00
Applicants
  • NUMEM INC. [US]/[US]
  • HALL, Eric [US]/[US]
  • SMITH, Doug [US]/[US]
  • HENDRICKSON, Nicholas T. [US]/[US]
  • GUEDJ, Jack [US]/[US]
Inventors
  • HALL, Eric
  • SMITH, Doug
  • HENDRICKSON, Nicholas T.
  • GUEDJ, Jack
Agents
  • SCHWEIGERT, Jeremy
Priority Data
16/924,94809.07.2020US
16/924,95809.07.2020US
Publication Language English (en)
Filing Language English (EN)
Designated States
Title
(EN) SMART COMPUTE RESISTIVE MEMORY
(FR) MÉMOIRE DE CALCUL RÉSISTIVE INTELLIGENTE
Abstract
(EN) Systems, methods and devices are disclosed for a smart compute memory circuitry that has the flexibility to perform a wide range of functions inside the memory via logic circuitry and an integrated processor. In one embodiment, the smart compute memory circuitry comprises an integrated processor and logic circuitry to enable adaptive System on a Chip (SOC) and electronics subsystem power or performance improvements, and adaptive memory management and control for the smart compute memory circuitry. A resistive memory array is coupled to the integrated processor. An adaptive memory management and control circuitry (AMMC) to provide extended test, performance, and power optimizing capabilities for a resistive memory is disclosed herein. In one embodiment, a resistive memory comprises a resistive memory array and an Adaptive Memory Management and Control circuitry (AMMC). The AMMC is configured with extended test, reliability, performance and power optimizing capabilities for the resistive memory.
(FR) Sont divulgués des systèmes, des procédés et des dispositifs destinés à un ensemble de circuits de mémoire de calcul intelligente qui possède la flexibilité d'effectuer une large gamme de fonctions à l'intérieur de la mémoire par l'intermédiaire d'un ensemble de circuits logiques et d'un processeur intégré. Selon un mode de réalisation, l'ensemble de circuits de mémoire de calcul intelligente comprend un processeur intégré et un ensemble de circuits logiques pour activer un système sur puce (SOC) adaptatif et des améliorations de puissance ou de performances de sous-système électronique, et une commande et une gestion de mémoire adaptative pour l'ensemble de circuits de mémoire de calcul intelligente. Un réseau de mémoires résistives est couplé au processeur intégré. Est décrit ici un ensemble de circuits de commande et de gestion (AMMC) de mémoire adaptative permettant de fournir des capacités de test, de performances et d'optimisation de puissance étendues à une mémoire résistive. Selon un mode de réalisation, une mémoire résistive comprend un réseau de mémoires résistives et un ensemble de circuits de commande et de gestion (AMMC) de mémoire adaptative. L'AMMC est configuré avec des capacités de test, de fiabilité, de performances et d'optimisation de puissance étendues pour la mémoire résistive.
Latest bibliographic data on file with the International Bureau