Processing

Please wait...

Settings

Settings

Goto Application

1. WO2022010827 - INTEGRATED RESISTOR NETWORK AND METHOD FOR FABRICATING THE SAME

Publication Number WO/2022/010827
Publication Date 13.01.2022
International Application No. PCT/US2021/040419
International Filing Date 06.07.2021
IPC
H03M 1/66 2006.1
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
MCODING, DECODING OR CODE CONVERSION, IN GENERAL
1Analogue/digital conversion; Digital/analogue conversion
66Digital/analogue converters
H03M 1/74 2006.1
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
MCODING, DECODING OR CODE CONVERSION, IN GENERAL
1Analogue/digital conversion; Digital/analogue conversion
66Digital/analogue converters
74Simultaneous conversion
H03M 1/76 2006.1
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
MCODING, DECODING OR CODE CONVERSION, IN GENERAL
1Analogue/digital conversion; Digital/analogue conversion
66Digital/analogue converters
74Simultaneous conversion
76using switching tree
H03M 1/78 2006.1
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
MCODING, DECODING OR CODE CONVERSION, IN GENERAL
1Analogue/digital conversion; Digital/analogue conversion
66Digital/analogue converters
74Simultaneous conversion
78using ladder network
H03M 1/80 2006.1
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
MCODING, DECODING OR CODE CONVERSION, IN GENERAL
1Analogue/digital conversion; Digital/analogue conversion
66Digital/analogue converters
74Simultaneous conversion
80using weighted impedances
Applicants
  • INFINEON TECHNOLOGIES LLC [US]/[US]
Inventors
  • SHLOMO, Oren
Agents
  • LAI, Kin Hung
Priority Data
17/113,50107.12.2020US
63/048,97507.07.2020US
Publication Language English (en)
Filing Language English (EN)
Designated States
Title
(EN) INTEGRATED RESISTOR NETWORK AND METHOD FOR FABRICATING THE SAME
(FR) RÉSEAU DE RÉSISTANCES INTÉGRÉES ET PROCÉDÉ POUR LA FABRICATION DE CELUI-CI
Abstract
(EN) A resistor network with reduced area and/or improved voltage resolution and methods of designing and operating the same are provided. Generally, the resistor network includes a resistor ladder with a first number (n) of integrated resistors coupled in series between a top and a bottom contact, with one or more contacts coupled between adjacent resistors. A second number of integrated resistors is coupled in parallel between the top and bottom contacts, and a third number of integrated resistors is coupled in series between the second integrated resistors and either the top or the bottom contact. Each of the integrated resistors has a resistance of R, and a voltage developed across each resistor in the resistor ladder is equal to a voltage applied between the top and bottom contacts divided by n. Where the second number is n-1, and the third number is 1, the total number of resistors is 2n.
(FR) L'invention concerne un réseau de résistances ayant une surface réduite et/ou une résolution de tension améliorée et des procédés de conception et d'exploitation de celui-ci. Généralement, le réseau de résistances comprend une échelle de résistances avec un premier nombre (n) de résistances intégrées couplées en série entre un contact supérieur et un contact inférieur, avec un ou plusieurs contacts couplés entre des résistances adjacentes. Un deuxième nombre de résistances intégrées est couplé en parallèle entre les contacts supérieur et inférieur, et un troisième nombre de résistances intégrées est couplé en série entre les deuxièmes résistances intégrées et soit le contact supérieur soit le contact inférieur. Chacune des résistances intégrées a une résistance de R, et une tension développée à travers chaque résistance dans l'échelle de résistances est égale à une tension appliquée entre les contacts supérieur et inférieur divisée par n. Le deuxième nombre étant n-1, et le troisième nombre étant 1, le nombre total de résistances étant de 2n.
Latest bibliographic data on file with the International Bureau