Processing

Please wait...

Settings

Settings

Goto Application

1. WO2022010741 - APPARATUS AND METHOD FOR PROVIDING A SCALABLE BALL GRID ARRAY (BGA) ASSIGNMENT AND A PCB CIRCUIT TRACE BREAKOUT PATTERN FOR RF CHIP INTERFACES

Publication Number WO/2022/010741
Publication Date 13.01.2022
International Application No. PCT/US2021/040147
International Filing Date 01.07.2021
IPC
H01L 23/498 2006.1
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
23Details of semiconductor or other solid state devices
48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads or terminal arrangements
488consisting of soldered or bonded constructions
498Leads on insulating substrates
H01L 23/50 2006.1
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
23Details of semiconductor or other solid state devices
48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads or terminal arrangements
50for integrated circuit devices
Applicants
  • QUALCOMM INCORPORATED [US]/[US]
Inventors
  • CHEN, Nelly
  • ZHANG, Gary Yao
  • MAY, Michael Randy
  • GOPALAN UPPILI, Shrinivas
  • SRIBOONLUE, Varin
Agents
  • WIGMORE, Steven P.
  • SMITH, Gregory
  • BLAHA, Robert
  • HARMAN, John
  • HOOTS, Matthew
  • MAXWELL, Lawrence
  • TEMPEL, Michael
Priority Data
17/364,22030.06.2021US
63/049,53008.07.2020US
Publication Language English (en)
Filing Language English (EN)
Designated States
Title
(EN) APPARATUS AND METHOD FOR PROVIDING A SCALABLE BALL GRID ARRAY (BGA) ASSIGNMENT AND A PCB CIRCUIT TRACE BREAKOUT PATTERN FOR RF CHIP INTERFACES
(FR) APPAREIL ET PROCÉDÉ POUR FOURNIR UNE ATTRIBUTION DE BOÎTIER MATRICIEL À BILLES (BGA) EXTENSIBLE ET UN MOTIF DE SORTIE DE RUBANS DE CARTE DE CIRCUIT IMPRIMÉ (PCB) POUR DES INTERFACES DE PUCE RF
Abstract
(EN) A pin map covers a surface area of a layer of a printed circuit board (PCB). The pin map includes a plurality of electrical designations for each pin in the pin map and a plurality of empty spaces within the pin map. Each electrical designation may be assigned to a pin on the pin map. Each electrical designation includes a positive polarity (P+) pin, a negative polarity (P-) pin, or an electrical ground (G) pin. If a space in the pin map does not have an electrical designation, then it may include an empty space/plain portion of the printed circuit board (PCB). The pin map may include a plurality of rows and a first repeating pin polarity pattern. The first repeating pin polarity pattern may include a lane unit tile. The pin map may help couple two circuit elements together that are attached to one layer of a PCB.
(FR) Une carte de broches couvre une zone de surface d'une couche d'une carte de circuit imprimé (PCB). La carte de broches comprend une pluralité de désignations électriques pour chaque broche dans la carte de broches et une pluralité d'espaces vides à l'intérieur de la carte de broches. Chaque désignation électrique peut être attribuée à une broche sur la carte de broches. Chaque désignation électrique comprend une broche de polarité positive (P+), une broche de polarité négative (P-) ou une broche de masse électrique (G). Si un espace dans la carte de broches n'a pas de désignation électrique, il peut alors comprendre un espace vide/partie unie de la carte de circuit imprimé (PCB). La carte de broches peut comprendre une pluralité de rangées et un premier motif de polarités de broche répété. Le premier motif de polarités de broche répété peut comprendre un carreau d'unité de voie. La carte de broches peut aider à coupler l'un à l'autre deux éléments de circuit qui sont fixés à une même couche d'une PCB.
Related patent documents
Latest bibliographic data on file with the International Bureau