Processing

Please wait...

PATENTSCOPE will be unavailable a few hours for maintenance reason on Tuesday 25.01.2022 at 12:00 PM CET
Settings

Settings

Goto Application

1. WO2022007267 - SEMICONDUCTOR ENCAPSULATION STRUCTURE AND MANUFACTURING METHOD THEREFOR

Publication Number WO/2022/007267
Publication Date 13.01.2022
International Application No. PCT/CN2020/126415
International Filing Date 04.11.2020
IPC
H01L 23/488 2006.1
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
23Details of semiconductor or other solid state devices
48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads or terminal arrangements
488consisting of soldered or bonded constructions
H01L 21/60 2006.1
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus specially adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
02Manufacture or treatment of semiconductor devices or of parts thereof
04the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer, carrier concentration layer
50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/06-H01L21/326162
60Attaching leads or other conductive members, to be used for carrying current to or from the device in operation
Applicants
  • 江苏纳沛斯半导体有限公司 JIANGSU NEPES SEMICONDUCTOR CO., LTD. [CN]/[CN]
Inventors
  • 申政澔 SHEN, Zhenghao
Agents
  • 北京盛凡智荣知识产权代理有限公司 BEIJING SHENGFANZHIRONG INTELLECTUAL PROPERTY AGENCY CO., LTD
Priority Data
202010658821.X09.07.2020CN
Publication Language Chinese (zh)
Filing Language Chinese (ZH)
Designated States
Title
(EN) SEMICONDUCTOR ENCAPSULATION STRUCTURE AND MANUFACTURING METHOD THEREFOR
(FR) STRUCTURE D'ENCAPSULATION DE SEMICONDUCTEUR ET SON PROCÉDÉ DE FABRICATION
(ZH) 一种半导体封装结构及其制造方法
Abstract
(EN) The present invention belongs to the technical field of semiconductor encapsulation. Disclosed are a semiconductor encapsulation structure and a manufacturing method therefor. The semiconductor encapsulation structure comprises: a semiconductor substrate, which is provided with a chip bonding pad; a polymer bump layer, which is formed on the chip bonding pad, the polymer bump layer being internally provided with a plurality of through holes capable of exposing the chip bonding pad; a metal adhesive layer, which is formed on the polymer bump layer, the metal adhesive layer comprising a plurality of cylindrical objects which are located on an inner side of the through holes and are connected to the chip bonding pad, and a plane portion which is connected to the plurality of cylindrical objects and is located on the top of the polymer bump layer; and a bonding bump, which is connected to the plane portion of the metal adhesive layer. In summary, in the present invention, on the basis of the arrangement of a polymer bump layer, the distance between an electrode terminal and a metal adhesive layer can be effectively reduced, so as to realize a micro-distance connection, and therefore, a moving distance of an electrical signal is shortened, and the semiconductor encapsulation size is reduced, thereby facilitating the realization of a high-speed semiconductor chip and the miniaturization thereof.
(FR) La présente invention appartient au domaine technique de l'encapsulation de semiconducteur. La présente invention concerne une structure d'encapsulation de semiconducteur et son procédé de fabrication. La structure d'encapsulation de semiconducteur comprend : un substrat semiconducteur, qui est pourvu d'un plot de connexion de puce ; une couche de bosse de polymère, qui est formée sur le plot de connexion de puce, la couche de bosse de polymère étant pourvue à l'intérieur d'une pluralité de trous traversants aptes à exposer le plot de connexion de puce ; une couche adhésive métallique, qui est formée sur la couche de bosse polymère, la couche adhésive métallique comprenant une pluralité d'objets cylindriques qui sont situés sur un côté interne des trous traversants et qui sont reliés au plot de connexion de puce et une partie plane qui est reliée à la pluralité d'objets cylindriques et qui est située sur la partie supérieure de la couche de bosse polymère ; et une bosse de liaison, qui est reliée à la partie plane de la couche adhésive métallique. En résumé, dans la présente invention, sur la base de l'agencement d'une couche de bosse polymère, la distance entre une borne d'électrode et une couche adhésive métallique peut être efficacement réduite, de manière à réaliser une connexion à micro-distance et, par conséquent, une distance de déplacement d'un signal électrique est raccourcie et la taille d'encapsulation de semiconducteur est réduite, ce qui facilite la réalisation d'une puce semiconductrice à grande vitesse et sa miniaturisation.
(ZH) 本发明属于半导体封装技术领域,公开了一种半导体封装结构及其制造方法,所述半导体封装结构包括:设有芯片焊垫的半导体基板;形成于所述芯片焊垫上的高分子凸块层,且高分子凸块层内设有多个可暴露芯片焊垫的通孔;形成于所述高分子凸块层上的金属粘合层,且金属粘合层包括位于通孔内侧并连接到芯片焊垫上的多个柱状体、与多个柱状体连接并位于高分子凸块层顶部的平面部;与所述金属粘合层的平面部相连的焊接凸块;综上,在本发明中,基于高分子凸块层的设置,能有效缩小电极端子与金属粘合层之间的距离,实现微间距连接;由此,电信号的移动距离缩短、半导体封装的尺寸减小,有利于实现半导体芯片的高速化和小型化。
Related patent documents
Latest bibliographic data on file with the International Bureau