Processing

Please wait...

PATENTSCOPE will be unavailable a few hours for maintenance reason on Tuesday 25.01.2022 at 12:00 PM CET
Settings

Settings

Goto Application

1. WO2022005861 - HIERARCHICAL POWER MANAGEMENT OF MEMORY FOR ARTIFICIAL REALITY SYSTEMS

Publication Number WO/2022/005861
Publication Date 06.01.2022
International Application No. PCT/US2021/038832
International Filing Date 24.06.2021
IPC
G06F 1/3234 2019.1
GPHYSICS
06COMPUTING; CALCULATING OR COUNTING
FELECTRIC DIGITAL DATA PROCESSING
1Details not covered by groups G06F3/-G06F13/82
26Power supply means, e.g. regulation thereof
32Means for saving power
3203Power management, i.e. event-based initiation of a power-saving mode
3234Power saving characterised by the action undertaken
Applicants
  • FACEBOOK TECHNOLOGIES, LLC [US]/[US]
Inventors
  • YARDI, Shrirang Madhav
  • EHMANN, Gregory Edward
  • SALEMI, Ennio
  • SPATZ, George
  • RYDEN, Jeffrey
Agents
  • COLBY, Steven
  • KAUFMAN, Marc
Priority Data
16/947,43231.07.2020US
63/047,03501.07.2020US
Publication Language English (en)
Filing Language English (EN)
Designated States
Title
(EN) HIERARCHICAL POWER MANAGEMENT OF MEMORY FOR ARTIFICIAL REALITY SYSTEMS
(FR) GESTION D'ALIMENTATION HIÉRARCHIQUE DE MÉMOIRE POUR SYSTÈMES DE RÉALITÉ ARTIFICIELLE
Abstract
(EN) The disclosure describes techniques for hierarchical power management of memory of an artificial reality system (100) to reduce power consumption by the memory. An example device may be a peripheral device (104) configured to generate artificial reality content for display or a head-mounted display unit (HMD) configured to output artificial reality content for display. The device includes memory divided into multiple memory blocks (322A-322N) configurable to operate in a plurality of power modes. The device (104) also includes memory block controllers controlling memory blocks. Each memory block controller controls which power mode in which the corresponding memory block (322A-322N) is to operate, independent of any of the other memory blocks (322A-322N). The device (104) includes a memory power controller configured to configure control registers of the memory block controllers to direct the memory block controllers to select one of the plurality of power modes for the memory blocks (322A-322N) when the memory blocks (322A-322N) are not being accessed.
(FR) La divulgation concerne des techniques de gestion d'alimentation hiérarchique de mémoire d'un système de réalité artificielle (100) pour réduire la consommation d'énergie par la mémoire. Un dispositif donné à titre d'exemple peut être un dispositif périphérique (104) configuré pour générer un contenu de réalité artificielle à afficher ou une unité de visiocasque (HMD) configurée pour produire un contenu de réalité artificielle à afficher. Le dispositif comprend une mémoire divisée en de multiples blocs de mémoire (322A-322N) configurables pour fonctionner dans une pluralité de modes d'alimentation. Le dispositif (104) comprend également des contrôleurs de blocs de mémoire commandant des blocs de mémoire. Chaque contrôleur de bloc de mémoire commande le mode d'alimentation dans lequel le bloc de mémoire (322A-322N) correspondant doit fonctionner, indépendamment de l'un quelconque des autres blocs de mémoire (322A-322N). Le dispositif (104) comprend un contrôleur d'alimentation de mémoire conçu pour configurer des registres de commande des contrôleurs de blocs de mémoire pour diriger les contrôleurs de blocs de mémoire afin de sélectionner un mode parmi la pluralité de modes d'alimentation pour les blocs de mémoire (322A-322N) lorsque les blocs de mémoire (322A-322N) ne font pas l'objet d'un accès.
Related patent documents
Latest bibliographic data on file with the International Bureau