Processing

Please wait...

Settings

Settings

Goto Application

1. WO2022005820 - SYSTEM AND METHOD FOR READING AND WRITING MEMORY MANAGEMENT DATA THROUGH A NON-VOLATILE CELL BASED REGISTER

Publication Number WO/2022/005820
Publication Date 06.01.2022
International Application No. PCT/US2021/038507
International Filing Date 22.06.2021
IPC
G11C 11/22 2006.1
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
11Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
21using electric elements
22using ferroelectric elements
G11C 7/06 2006.1
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
7Arrangements for writing information into, or reading information out from, a digital store
06Sense amplifiers; Associated circuits
Applicants
  • MICRON TECHNOLOGY, INC. [US]/[US]
Inventors
  • MATSUBARA, Yasushi
  • JONO, Yusuke
  • MORGAN, Donald, Martin
  • YAMAMOTO, Nobuo
Agents
  • HARRIS, Philip
Priority Data
16/916,61230.06.2020US
Publication Language English (en)
Filing Language English (EN)
Designated States
Title
(EN) SYSTEM AND METHOD FOR READING AND WRITING MEMORY MANAGEMENT DATA THROUGH A NON-VOLATILE CELL BASED REGISTER
(FR) SYSTÈME ET PROCÉDÉ DE LECTURE ET D'ÉCRITURE DE DONNÉES DE GESTION DE MÉMOIRE PAR L'INTERMÉDIAIRE D'UN REGISTRE À BASE DE CELLULE NON VOLATILE
Abstract
(EN) Methods, systems, and devices for system and method for reading and writing memory management data through a non-volatile cell based register are described. A memory device may include a set of latch units addressable via a set of row lines and a set of column lines. Each latch unit may include a sense amplifier coupled with a first line and a first non-volatile capacitor coupled with the first line and a second line, where the first capacitor is configured to store a charge representing one or more bits. Additionally, each latch unit may include a second capacitor coupled with the first line and a third line, where the second capacitor is configured to amplify a voltage at the first line based on the charge stored in the first capacitor.
(FR) Des procédés, des systèmes, et des dispositifs, destinés à un système et à un procédé de lecture et d'écriture de données de gestion de mémoire par l'intermédiaire d'un registre à base de cellule non volatile, sont décrits. Un dispositif de mémoire peut comprendre un ensemble d'unités de verrouillage adressables par l'intermédiaire d'un ensemble de lignes de rangée et d'un ensemble de lignes de colonne. Chaque unité de verrouillage peut comprendre un amplificateur de détection couplé à une première ligne et un premier condensateur non volatil couplé à la première ligne et à une seconde ligne, le premier condensateur étant configuré pour stocker une charge représentant un ou plusieurs bits. De plus, chaque unité de verrouillage peut comprendre un second condensateur couplé à la première ligne et à une troisième ligne, le second condensateur étant configuré pour amplifier une tension au niveau de la première ligne sur la base de la charge stockée dans le premier condensateur.
Related patent documents
Latest bibliographic data on file with the International Bureau