Processing

Please wait...

PATENTSCOPE will be unavailable a few hours for maintenance reason on Tuesday 25.01.2022 at 9:00 AM CET
Settings

Settings

Goto Application

1. WO2022004294 - PRODUCTION METHOD FOR BONDED SEMICONDUCTOR WAFER AND PRODUCTION METHOD FOR BONDED SEMICONDUCTOR ELEMENT

Publication Number WO/2022/004294
Publication Date 06.01.2022
International Application No. PCT/JP2021/021660
International Filing Date 08.06.2021
IPC
H01L 31/10 2006.1
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
31Semiconductor devices sensitive to infra-red radiation, light, electromagnetic radiation of shorter wavelength, or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
08in which radiation controls flow of current through the device, e.g. photoresistors
10characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
H01L 21/02 2006.1
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus specially adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
02Manufacture or treatment of semiconductor devices or of parts thereof
H01L 21/20 2006.1
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus specially adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
02Manufacture or treatment of semiconductor devices or of parts thereof
04the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer, carrier concentration layer
18the devices having semiconductor bodies comprising elements of group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth
H01L 21/306 2006.1
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus specially adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
02Manufacture or treatment of semiconductor devices or of parts thereof
04the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer, carrier concentration layer
18the devices having semiconductor bodies comprising elements of group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20-H01L21/26142
302to change the physical characteristics of their surfaces, or to change their shape, e.g. etching, polishing, cutting
306Chemical or electrical treatment, e.g. electrolytic etching
Applicants
  • 信越半導体株式会社 SHIN-ETSU HANDOTAI CO., LTD. [JP]/[JP]
Inventors
  • 石崎 順也 ISHIZAKI Junya
Agents
  • 好宮 幹夫 YOSHIMIYA Mikio
  • 小林 俊弘 KOBAYASHI Toshihiro
  • 大塚 徹 OTSUKA Toru
Priority Data
2020-11568103.07.2020JP
Publication Language Japanese (ja)
Filing Language Japanese (JA)
Designated States
Title
(EN) PRODUCTION METHOD FOR BONDED SEMICONDUCTOR WAFER AND PRODUCTION METHOD FOR BONDED SEMICONDUCTOR ELEMENT
(FR) PROCÉDÉ DE PRODUCTION POUR TRANCHE SEMI-CONDUCTRICE LIÉE ET PROCÉDÉ DE PRODUCTION POUR ÉLÉMENT SEMI-CONDUCTEUR LIÉ
(JA) 接合型半導体ウェーハの製造方法及び接合型半導体素子の製造方法
Abstract
(EN) The present invention is a production method for a bonded semiconductor wafer, said method being characterized by comprising: a step in which a sacrificial layer is epitaxially grown on a starting substrate; a step in which a compound semiconductor functional layer is epitaxially grown on the sacrificial layer; a step in which a trench is formed in a partial region of the compound semiconductor functional layer by a selective etching technique so as to expose the sacrificial layer; a step in which a protective film is formed on the surface of the trench and the exposed section of the sacrificial layer; a step in which a part of the protective film covering the sacrificial layer is opened so as to form an opening in the protective film; a step in which a support substrate of a material different from that of the compound semiconductor functional layer is bonded to the compound semiconductor functional layer by means of a bonding material; and a step in which an etching solution is supplied via the opening in the protective film so as to etch the sacrificial layer and thereby separate the starting substrate and the compound semiconductor functional layer. The present invention thus provides a production method for a bonded semiconductor wafer with which it is possible to reduce production costs, and a production method for a bonded semiconductor element with which it is possible to reduce production costs.
(FR) La présente invention concerne un procédé de production d'une tranche semi-conductrice liée, ledit procédé étant caractérisé en ce qu'il comprend : une étape dans laquelle une couche sacrificielle est soumise à une croissance épitaxiale sur un substrat de départ ; une étape au cours de laquelle une couche fonctionnelle de semi-conducteur composé est soumise à une croissance épitaxiale sur la couche sacrificielle ; une étape au cours de laquelle une tranchée est formée dans une région partielle de la couche fonctionnelle semi-conductrice composée par une technique de gravure sélective de manière à exposer la couche sacrificielle ; une étape dans laquelle un film de protection est formé sur la surface de la tranchée et la section exposée de la couche sacrificielle ; une étape au cours de laquelle une partie du film de protection recouvrant la couche sacrificielle est ouverte de manière à former une ouverture dans le film de protection ; une étape dans laquelle un substrat de support d'un matériau différent de celui de la couche fonctionnelle de semi-conducteur composé est lié à la couche fonctionnelle de semi-conducteur composé au moyen d'un matériau de liaison ; et une étape dans laquelle une solution de gravure est fournie par l'intermédiaire de l'ouverture dans le film de protection de manière à graver la couche sacrificielle et séparer ainsi le substrat de départ et la couche fonctionnelle de semi-conducteur composé. La présente invention concerne ainsi un procédé de production d'une tranche semi-conductrice liée avec laquelle il est possible de réduire les coûts de production, et un procédé de production d'un élément semi-conducteur lié avec lequel il est possible de réduire les coûts de production.
(JA) 本発明は、出発基板上に犠牲層をエピタキシャル成長する工程と、犠牲層上に化合物半導体機能層をエピタキシャル成長する工程と、選択エッチング法にて化合物半導体機能層の一部領域に、犠牲層が露出するようにトレンチを形成する工程と、トレンチの表面及び犠牲層の露出部に保護膜を形成する工程と、犠牲層を覆う保護膜の一部を開口して、保護膜に開口部を形成する工程と、化合物半導体機能層と異なる材料の支持基板を接合材を介して化合物半導体機能層に接合する工程と、保護膜の開口部からエッチング液を供給し犠牲層をエッチングすることで、出発基板と化合物半導体機能層とを分離する工程とを有することを特徴とする接合型半導体ウェーハの製造方法である。これにより、製造コストを低減することができる接合型半導体ウェーハの製造方法、及び製造コストを低減することができる接合型半導体素子の製造方法が提供される。
Latest bibliographic data on file with the International Bureau