Processing

Please wait...

Settings

Settings

Goto Application

1. WO2022001064 - FPGA APPARATUS USING SILICON CONNECTION LAYER TO FORM NETWORK-ON-CHIP

Publication Number WO/2022/001064
Publication Date 06.01.2022
International Application No. PCT/CN2020/141194
International Filing Date 30.12.2020
IPC
H01L 25/18 2006.1
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
25Assemblies consisting of a plurality of individual semiconductor or other solid state devices
18the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/-H01L51/160
H01L 25/00 2006.1
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
25Assemblies consisting of a plurality of individual semiconductor or other solid state devices
H01L 23/535 2006.1
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
23Details of semiconductor or other solid state devices
52Arrangements for conducting electric current within the device in operation from one component to another
535including internal interconnections, e.g. cross-under constructions
H01L 23/538 2006.1
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
23Details of semiconductor or other solid state devices
52Arrangements for conducting electric current within the device in operation from one component to another
538the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
G06F 30/34 2020.1
GPHYSICS
06COMPUTING; CALCULATING OR COUNTING
FELECTRIC DIGITAL DATA PROCESSING
30Computer-aided design
30Circuit design
34for reconfigurable circuits, e.g. field programmable gate arrays or programmable logic devices
Applicants
  • 无锡中微亿芯有限公司 WUXI ESIONTECH CO., LTD. [CN]/[CN]
Inventors
  • 范继聪 FAN, Jicong
  • 徐彦峰 XU, Yanfeng
  • 单悦尔 SHAN, Yueer
  • 闫华 YAN, Hua
  • 张艳飞 ZHANG, Yanfei
Agents
  • 广州华进联合专利商标代理有限公司 ADVANCE CHINA IP LAW OFFICE
Priority Data
202010620258.701.07.2020CN
Publication Language Chinese (zh)
Filing Language Chinese (ZH)
Designated States
Title
(EN) FPGA APPARATUS USING SILICON CONNECTION LAYER TO FORM NETWORK-ON-CHIP
(FR) APPAREIL FPGA UTILISANT UNE COUCHE DE CONNEXION EN SILICIUM POUR FORMER UN RÉSEAU SUR PUCE
(ZH) 利用硅连接层形成片上网络的FPGA装置
Abstract
(EN) Disclosed is an FPGA apparatus using a silicon connection layer to form a network-on-chip, the apparatus relating to the technical field of FPGAs. An active silicon connection layer is designed inside the FPGA apparatus; a silicon connection layer interconnection framework is arranged inside the silicon connection layer; each bare die functional module inside an FPGA bare die is connected to the silicon connection layer interconnection framework, and the two together form a network-on-chip; the bare die functional module, and a network interface and a router in the silicon connection layer interconnection framework form an NOC node; and NOC nodes are in communication with each other. Therefore, efficient interconnection and communication between bare die functional modules in an FPGA bare die without a built-in NOC network can be achieved by means of a silicon connection layer interconnection framework, and the processing difficulty is reduced on the basis of improving the data transmission bandwidth and performance inside the FPGA apparatus.
(FR) Appareil FPGA utilisant une couche de connexion en silicium pour former un réseau sur puce, l'appareil se rapportant au domaine technique des FPGA. Une couche de connexion en silicium active est conçue à l'intérieur de l'appareil FPGA ; une armature d'interconnexion de couche de connexion en silicium est disposée à l'intérieur de la couche de connexion en silicium ; chaque module fonctionnel de dé nu à l'intérieur d'un dé nu de FPGA est connecté à l'armature d'interconnexion de couche de connexion en silicium, et les deux forment ensemble un réseau sur puce; le module fonctionnel de dé nu, et une interface réseau et un routeur dans l'armature d'interconnexion de couche de connexion en silicium forment un nœud NOC ; et les nœuds NOC sont en communication les uns avec les autres. Par conséquent, une interconnexion et une communication efficaces entre des modules fonctionnels de dé nu dans un dé nu de FPGA sans réseau NOC Intégré peuvent être obtenues à l'aide d'une armature d'interconnexion de couche de connexion en silicium, et la difficulté de traitement est réduite sur la base de l'amélioration de la largeur de bande de transmission de données et de la performance à l'intérieur de l'appareil FPGA.
(ZH) 本申请公开了一种利用硅连接层形成片上网络的FPGA装置,涉及FPGA技术领域,该FPGA装置内部设计有源的硅连接层,硅连接层内部布设硅连接层互连框架,FPGA裸片内部的各个裸片功能模块接入硅连接层互连框架与其共同形成片上网络,裸片功能模块与硅连接层互连框架中的网络接口和路由器形成为一个NOC节点,NOC节点互相连通,从而可以令未内建NOC网络的FPGA裸片中的裸片功能模块之间借由硅连接层互连框架实现高效互连通信,在提高FPGA装置内部的数据传输带宽和性能的基础上降低加工难度。
Related patent documents
Latest bibliographic data on file with the International Bureau