Processing

Please wait...

Settings

Settings

Goto Application

1. WO2022001062 - MULTI-DIE FPGA IMPLEMENTING BUILT-IN ANALOG CIRCUIT BY USING ACTIVE SILICON CONNECTION LAYER

Publication Number WO/2022/001062
Publication Date 06.01.2022
International Application No. PCT/CN2020/141168
International Filing Date 30.12.2020
IPC
G06F 30/34 2020.1
GPHYSICS
06COMPUTING; CALCULATING OR COUNTING
FELECTRIC DIGITAL DATA PROCESSING
30Computer-aided design
30Circuit design
34for reconfigurable circuits, e.g. field programmable gate arrays or programmable logic devices
H01L 25/065 2006.1
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
25Assemblies consisting of a plurality of individual semiconductor or other solid state devices
03all the devices being of a type provided for in the same subgroup of groups H01L27/-H01L51/128
04the devices not having separate containers
065the devices being of a type provided for in group H01L27/78
CPC
G06F 30/34
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
30Computer-aided design [CAD]
30Circuit design
34for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]
Applicants
  • 无锡中微亿芯有限公司 WUXI ESIONTECH CO., LTD. [CN]/[CN]
Inventors
  • 单悦尔 SHAN, Yueer
  • 徐彦峰 XU, Yanfeng
  • 范继聪 FAN, Jicong
  • 张艳飞 ZHANG, Yanfei
  • 闫华 YAN, Hua
Agents
  • 广州华进联合专利商标代理有限公司 ADVANCE CHINA IP LAW OFFICE
Priority Data
202010622764.X01.07.2020CN
Publication Language Chinese (zh)
Filing Language Chinese (ZH)
Designated States
Title
(EN) MULTI-DIE FPGA IMPLEMENTING BUILT-IN ANALOG CIRCUIT BY USING ACTIVE SILICON CONNECTION LAYER
(FR) FPGA À PUCES MULTIPLES METTANT EN ŒUVRE UN CIRCUIT ANALOGIQUE INTÉGRÉ À L'AIDE D'UNE COUCHE DE LIAISON EN SILICIUM ACTIVE
(ZH) 利用有源硅连接层实现内置模拟电路的多裸片FPGA
Abstract
(EN) A multi-die FPGA implementing a built-in analog circuit by using an active silicon connection layer, relating to the technical field of FPGAs. The multi-die FPGA can support cascading of multiple small-scale small-area dies to achieve a large-scale large-area FPGA product, thereby reducing the processing difficulty and increasing the production yield of chips. Moreover, due to the existence of the active silicon connection layer, some circuit structures difficult to be achieved inside a die and/or circuit structures occupying a large die area and/or some circuit structures having low requirements on a processing technology can all be arranged on the silicon connection layer, solving the existing problems caused by directly manufacturing the circuit structures on the die. Some of the circuit structures can be achieved on the silicon connection layer, and the remaining circuit structures can be achieved within the die, facilitating the optimization of the performance of an FPGA product, improving the stability of the system and reducing the system area.
(FR) Est décrit ici un FPGA à puces multiples mettant en œuvre un circuit analogique intégré à l'aide d'une couche de liaison en silicium active, se rapportant au domaine technique des FPGA. Le FPGA à puces multiples peut prendre en charge la mise en cascade de multiples puces de petite surface à petite échelle pour obtenir un produit FPGA de grande surface à grande échelle, ce qui permet de réduire la difficulté de traitement et d'augmenter le rendement de production de puces. De plus, en raison de l'existence de la couche de liaison en silicium active, certaines structures de circuit difficiles à réaliser à l'intérieur d'une puce et/ou des structures de circuit occupant une grande surface de puce et/ou certaines structures de circuit ayant de faibles exigences sur une technologie de traitement peuvent toutes être disposées sur la couche de liaison en silicium, résolvant les problèmes existants provoqués par la fabrication directe des structures de circuit sur la puce. Certaines des structures de circuit peuvent être réalisées sur la couche de liaison en silicium, et les structures de circuit restantes peuvent être obtenues à l'intérieur de la puce, ce qui facilite l'optimisation des performances d'un produit FPGA, améliore la stabilité du système et réduit la surface du système.
(ZH) 一种利用有源硅连接层实现内置模拟电路的多裸片FPGA,涉及FPGA技术领域,该多裸片FPGA可以支持多个小规模小面积的裸片级联实现大规模大面积的FPGA产品,减少加工难度,提高芯片生产良率;同时由于有源硅连接层的存在,因此一些在裸片内部难以实现的电路结构和/或会占用较大裸片面积的电路结构和/或一些对加工工艺要求较低的电路结构都可以布设在硅连接层,解决现有直接在裸片上制作这些电路结构存在的问题,可以将部分电路结构在硅连接层实现,其余放在裸片内实现,有利于优化FPGA产品的性能、提高系统稳定性、减小系统面积。
Related patent documents
Latest bibliographic data on file with the International Bureau