Processing

Please wait...

PATENTSCOPE will be unavailable a few hours for maintenance reason on Tuesday 25.01.2022 at 9:00 AM CET
Settings

Settings

Goto Application

1. WO2022001007 - CHIP TEST MODULE

Publication Number WO/2022/001007
Publication Date 06.01.2022
International Application No. PCT/CN2020/134978
International Filing Date 09.12.2020
IPC
G01R 31/28 2006.1
GPHYSICS
01MEASURING; TESTING
RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
31Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
28Testing of electronic circuits, e.g. by signal tracer
G01R 1/04 2006.1
GPHYSICS
01MEASURING; TESTING
RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
1Details of instruments or arrangements of the types covered by groups G01R5/-G01R13/122
02General constructional details
04Housings; Supporting members; Arrangements of terminals
Applicants
  • 深圳市大疆创新科技有限公司 SZ DJI TECHNOLOGY CO., LTD. [CN]/[CN]
Inventors
  • 吴佳瑜 WU, Jiayu
  • 巨涛 JU, Tao
Agents
  • 北京博思佳知识产权代理有限公司 BEIJING BESTIPR INTELLECTUAL PROPERTY LAW CORPORATION
Priority Data
202021223303.728.06.2020CN
Publication Language Chinese (zh)
Filing Language Chinese (ZH)
Designated States
Title
(EN) CHIP TEST MODULE
(FR) MODULE DE TEST DE PUCE
(ZH) 芯片测试模组
Abstract
(EN) A chip test module (100), comprising: a mounting base (10), used for mounting a chip to be tested; and an inner carrier plate assembly, assembled together with the mounting base (10). The inner carrier plate assembly comprises an inner carrier plate (21), a first probe carrier plate (22), and a second probe carrier plate (23); the inner carrier plate (21) is mounted between the first probe carrier plate (22) and the second probe carrier plate (23); the first probe carrier plate (22) is provided with a first conductive element (221) electrically connected to the chip to be tested and the inner carrier plate (21); the second probe carrier plate (23) is provided with a second conductive element electrically connected to the inner carrier plate (21) and a communication interface; the inner carrier plate (21) is used for mounting a test chip (24); the test chip (24) is electrically connected to the chip to be tested by means of the inner carrier plate (21) and the first conductive element (221), and is used for testing the chip to be tested and outputting the test result by means of the communication interface. The chip test module (100) solves the signal integrity problem between the test chip (24) and the chip to be tested.
(FR) L'invention concerne un module de test de puce (100), comprenant : une base de montage (10), utilisée pour monter une puce à tester ; et un ensemble plaque de support interne, assemblé avec la base de montage (10). L'ensemble plaque de support interne comprend une plaque de support interne (21), une première plaque de support de sonde (22) et une seconde plaque de support de sonde (23) ; la plaque de support interne (21) est montée entre la première plaque de support de sonde (22) et la seconde plaque de support de sonde (23) ; la première plaque de support de sonde (22) est pourvue d'un premier élément conducteur (221) connecté électriquement à la puce à tester et à la plaque de support interne (21) ; la seconde plaque de support de sonde (23) est pourvue d'un second élément conducteur connecté électriquement à la plaque de support interne (21) et d'une interface de communication ; la plaque de support interne (21) est utilisée pour monter une puce de test (24) ; la puce de test (24) est connectée électriquement à la puce à tester au moyen de la plaque de support interne (21) et du premier élément conducteur (221), et est utilisée pour tester la puce à tester et émettre le résultat du test au moyen de l'interface de communication. Le module de test de puce (100) résout le problème d'intégrité du signal entre la puce de test (24) et la puce à tester.
(ZH) 一种芯片测试模组(100),包括:安装座(10),用于安装待测芯片;及内载板组件,与安装座(10)装配在一起,内载板组件包括内载板(21)、第一针载板(22)、第二针载板(23),内载板(21)安装于第一针载板(22)和第二针载板(23)之间,第一针载板(22)设有与待测芯片和内载板(21)电连接的第一导电元件(221),第二针载板(23)设有与内载板(21)电连接的第二导电元件和通信接口,内载板(21)用于安装测试芯片(24),测试芯片(24)通过内载板(21)、第一导电元件(221)与待测芯片电连接,用于对待测芯片进行测试,并通过通信接口将测试结果输出。芯片测试模组(100)解决了测试芯片(24)和待测芯片之间的信号完整性问题。
Related patent documents
Latest bibliographic data on file with the International Bureau