Processing

Please wait...

PATENTSCOPE will be unavailable a few hours for maintenance reason on Tuesday 25.01.2022 at 12:00 PM CET
Settings

Settings

Goto Application

1. WO2022000344 - MEMORY AND MANUFACTURING METHOD THEREFOR

Publication Number WO/2022/000344
Publication Date 06.01.2022
International Application No. PCT/CN2020/099586
International Filing Date 30.06.2020
IPC
H01L 27/11597 2017.1
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
27Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
02including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
04the substrate being a semiconductor body
10including a plurality of individual components in a repetitive configuration
105including field-effect components
112Read-only memory structures
115Electrically programmable read-only memories; Multistep manufacturing processes therefor
11585with the gate electrodes comprising a layer used for its ferroelectric memory properties, e.g. metal-ferroelectric-semiconductor or metal-ferroelectric-metal-insulator-semiconductor
11597characterised by three-dimensional arrangements, e.g. cells on different height levels
Applicants
  • 华为技术有限公司 HUAWEI TECHNOLOGIES CO., LTD. [CN]/[CN]
Inventors
  • 景蔚亮 JING, Weiliang
  • 王正波 WANG, Zhengbo
  • 崔靖杰 CUI, Jingjie
Agents
  • 北京中博世达专利商标代理有限公司 BEIJING ZBSD PATENT & TRADEMARK AGENT LTD.
Priority Data
Publication Language Chinese (zh)
Filing Language Chinese (ZH)
Designated States
Title
(EN) MEMORY AND MANUFACTURING METHOD THEREFOR
(FR) MÉMOIRE ET SON PROCÉDÉ DE FABRICATION
(ZH) 存储器及其制造方法
Abstract
(EN) Provided are a memory and a manufacturing method therefor, relating to the field of storage. The memory provided in the solution may be directly manufactured by means of gate-all-around nanowire manufacturing technology. The memory comprises: a stacking layer, wherein the stacking layer comprises first conductive layers and second conductive layers that are provided in an overlapping manner, and isolating layers arranged between the first conductive layers and the second conductive layers which are adjacent thereto; the stacking layer comprises a vertical channel that penetrates the stacking layer; a semiconductor thin film is formed on an inner sidewall of the vertical channel; the first conductive layer comprises a conductive material; a charge trapping film layer is formed between the conductive material of the first conductive layer and the semiconductor thin film; a trench, which penetrates the semiconductor thin film, is formed at the position of the semiconductor thin film opposite to the charge trapping film layer; the second conductive layer includes a conductive material; and an electrode structure is formed at a position where the semiconductor thin film is in contact with the conductive material of the second conductive layer, and the electrode structure comprises a source electrode or a drain electrode.
(FR) La présente invention concerne une mémoire et son procédé de fabrication, se rapportant au domaine du stockage. La mémoire selon la solution peut être directement fabriquée au moyen d'une technologie de fabrication de nanofil à grille enveloppante. La mémoire comprend : une couche d'empilement, la couche d'empilement comprenant des premières couches conductrices et des secondes couches conductrices qui sont disposées de manière superposée, et des couches isolantes disposées entre les premières couches conductrices et les secondes couches conductrices qui sont adjacentes à celles-ci ; la couche d'empilement comprenant un canal vertical qui pénètre dans la couche d'empilement ; un film mince semi-conducteur étant formé sur une paroi latérale interne du canal vertical ; la première couche conductrice comprenant un matériau conducteur ; une couche de film de piégeage de charge étant formée entre le matériau conducteur de la première couche conductrice et le film mince semi-conducteur ; une tranchée, qui pénètre dans le film mince semi-conducteur, étant formée au niveau de la position du film mince semi-conducteur opposée à la couche de film de piégeage de charge ; la seconde couche conductrice comprenant un matériau conducteur ; et une structure d'électrode étant formée au niveau d'une position où le film mince semi-conducteur est en contact avec le matériau conducteur de la seconde couche conductrice, et la structure d'électrode comprenant une électrode de source ou une électrode de drain.
(ZH) 本申请的实施例提供一种存储器及其制造方法,涉及存储领域,该方案提供的存储器可以直接通过环绕栅极纳米线制造技术制造。该存储器,包括:堆叠层,堆叠层包括交叠设置的第一导电层和第二导电层,以及设置在相邻的第一导电层和第二导电层之间的隔离层;堆叠层包括贯穿堆叠层的垂直通道,垂直通道的内侧侧壁上形成有半导体薄膜;第一导电层包括导电材料,第一导电层的导电材料与半导体薄膜之间形成有电荷捕获膜层,半导体薄膜在与电荷捕获膜层相对的位置上形成有贯穿半导体薄膜的沟道,第二导电层包含导电材料,半导体薄膜与第二导电层的导电材料接触的位置形成有电极结构,电极结构包括源极或漏极。
Latest bibliographic data on file with the International Bureau