Processing

Please wait...

PATENTSCOPE will be unavailable a few hours for maintenance reason on Tuesday 25.01.2022 at 9:00 AM CET
Settings

Settings

Goto Application

1. WO2022000257 - SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREFOR AND ELECTRONIC DEVICE

Publication Number WO/2022/000257
Publication Date 06.01.2022
International Application No. PCT/CN2020/099219
International Filing Date 30.06.2020
IPC
H01L 29/78 2006.1
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
29Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having at least one potential-jump barrier or surface barrier; Capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof
66Types of semiconductor device
68controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified, or switched
76Unipolar devices
772Field-effect transistors
78with field effect produced by an insulated gate
H01L 21/336 2006.1
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus specially adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
02Manufacture or treatment of semiconductor devices or of parts thereof
04the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer, carrier concentration layer
18the devices having semiconductor bodies comprising elements of group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
334Multistep processes for the manufacture of devices of the unipolar type
335Field-effect transistors
336with an insulated gate
Applicants
  • 华为技术有限公司 HUAWEI TECHNOLOGIES CO., LTD. [CN]/[CN]
Inventors
  • 万光星 WAN, Guangxing
  • 黄威森 WONG, Waisum
Agents
  • 北京润泽恒知识产权代理有限公司 BEIJING RUN ZEHENG INTELLECTUAL PROPERTY LAW FIRM
Priority Data
Publication Language Chinese (zh)
Filing Language Chinese (ZH)
Designated States
Title
(EN) SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREFOR AND ELECTRONIC DEVICE
(FR) DISPOSITIF SEMI-CONDUCTEUR ET PROCÉDÉ DE FABRICATION ASSOCIÉ, ET DISPOSITIF ÉLECTRONIQUE
(ZH) 半导体器件及其制作方法、电子设备
Abstract
(EN) A semiconductor device and a manufacturing method therefor and an electronic device, which relate to the technical field of semiconductors. Provided is a semiconductor device comprising vertical gate-all-around transistors with different gate lengths. The semiconductor device comprises a substrate (01), and a first semiconductor fin (Z1) and a second semiconductor fin (Z2) which are located on the substrate (01), wherein the first semiconductor fin (Z1) comprises a plurality of isolation semiconductor pattern layers and at least one channel semiconductor pattern layer which are arranged in a stacked manner, and each channel semiconductor pattern layer is sandwiched between two isolation semiconductor pattern layers; and the second semiconductor fin (Z2) comprises a first isolation semiconductor pattern layer, a first channel semiconductor layer and a second isolation semiconductor pattern layer which are sequentially stacked, and the total thickness of all the channel semiconductor pattern layers in the first semiconductor fin (Z1) is different from the thickness of the first channel semiconductor layer in the second semiconductor fin (Z2).
(FR) Dispositif semi-conducteur et son procédé de fabrication, et dispositif électronique se rapportant au domaine technique des semi-conducteurs. Il est prévu un dispositif semi-conducteur comprenant des transistors verticaux à grille enrobante de différentes longueurs de grille. Le dispositif semi-conducteur comprend un substrat (01), une première ailette semi-conductrice (Z1) et une seconde ailette semi-conductrice (Z2) qui sont situées sur le substrat (01), la première ailette semi-conductrice (Z1) comprenant une pluralité de couches de motif semi-conducteur isolant et au moins une couche de motif semi-conducteur de canal qui sont agencées de manière empilée, et chaque couche de motif semi-conducteur de canal étant intercalée entre deux couches de motif semi-conducteur isolant ; et la seconde ailette semi-conductrice (Z2) comprend une première couche de motif semi-conducteur isolant, une première couche semi-conductrice de canal et une seconde couche de motif semi-conducteur isolant qui sont empilées de manière séquentielle, l'épaisseur totale de toutes les couches de motif de semi-conducteur de canal dans la première ailette semi-conductrice (Z1) étant différente de l'épaisseur de la première couche semi-conductrice de canal dans la seconde ailette semi-conductrice (Z2).
(ZH) 一种半导体器件及其制作方法、电子设备,涉及半导体技术领域,提供一种包括不同栅长垂直环栅晶体管的半导体器件。该半导体器件包括:基板(01)以及位于基板(01)上的第一半导体鳍(Z1)和第二半导体鳍(Z2);第一半导体鳍(Z1)包括层叠设置的多个隔离半导体图案层和至少一个沟道半导体图案层,其中,每一个沟道半导体图案层夹在两个隔离半导体图案层之间;第二半导体鳍(Z2)包括依次层叠设置的第一隔离半导体图案层、第一沟道半导体层和第二隔离半导体图案层;第一半导体鳍(Z1)中的所有沟道半导体图案层的总厚度与第二半导体鳍(Z2)中的第一沟道半导体层的厚度不同。
Latest bibliographic data on file with the International Bureau