Processing

Please wait...

Settings

Settings

Goto Application

1. WO2020222068 - STORAGE DEVICE HAVING REDUNDANT MEMORY CELL, SEMICONDUCTOR DEVICE, AND ELECTRONIC DEVICE

Publication Number WO/2020/222068
Publication Date 05.11.2020
International Application No. PCT/IB2020/053638
International Filing Date 17.04.2020
IPC
G11C 29/00 2006.01
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
29Checking stores for correct operation; Testing stores during standby or offline operation
H01L 29/786 2006.01
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
29Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having at least one potential-jump barrier or surface barrier; Capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof
66Types of semiconductor device
68controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified, or switched
76Unipolar devices
772Field-effect transistors
78with field effect produced by an insulated gate
786Thin-film transistors
Applicants
  • 株式会社半導体エネルギー研究所 SEMICONDUCTOR ENERGY LABORATORY CO., LTD. [JP]/[JP]
Inventors
  • 國武寛司 KUNITAKE, Hitoshi
  • 八窪裕人 YAKUBO, Yuto
  • 松嵜隆徳 MATSUZAKI, Takanori
  • 岡本佑樹 OKAMOTO, Yuki
  • 大貫達也 ONUKI, Tatsuya
Priority Data
2019-08707230.04.2019JP
Publication Language Japanese (JA)
Filing Language Japanese (JA)
Designated States
Title
(EN) STORAGE DEVICE HAVING REDUNDANT MEMORY CELL, SEMICONDUCTOR DEVICE, AND ELECTRONIC DEVICE
(FR) DISPOSITIF DE STOCKAGE COMPRENANT UNE CELLULE DE MÉMOIRE REDONDANTE, DISPOSITIF SEMI-CONDUCTEUR, ET DISPOSITIF ÉLECTRONIQUE
(JA) 冗長メモリセルを有する記憶装置、半導体装置、および、電子機器
Abstract
(EN)
This storage device comprises: m memory cell blocks; m×(k+1) word lines; n bit lines; and a word line driver circuit (m, k, and n are integers greater than or equal to 1). The memory cell block has: (k+1) rows × n columns of memory cells; and the respective memory cells are electrically connected to the word lines and the bit lines. The word line driver circuit has a function of outputting a signal from the m×(k+1) word lines to the m×k word lines selected using a switch transistor, and selection information is written to a gate of the switch transistor using a transistor having a small off current. This memory cell of K rows × n columns owned by the memory cell block is usually a memory cell, and each of the memory cell blocks has a redundant memory cell of 1 row × n columns.
(FR)
L'invention concerne un dispositif de stockage qui comprend : m blocs de cellules de mémoire ; m×(k+1) lignes de mots ; n lignes de bits ; et un circuit d'attaque de ligne de mots (m, k, et n étant des nombres entiers supérieurs ou égaux à 1). Le bloc de cellules de mémoire comprend : (k+1) rangées × n colonnes de cellules de mémoire ; et les cellules de mémoire respectives sont électriquement connectées aux lignes de mots et aux lignes de bits. Le circuit d'attaque de ligne de mots comprend une fonction de délivrance d'un signal à partir de m×(k+1) lignes de mots aux m×k lignes de mots sélectionnées à l'aide d'un transistor de commutation, et des informations de sélection sont écrites dans une grille du transistor de commutation à l'aide d'un transistor présentant un faible courant d'arrêt. Cette cellule de mémoire de K rangées × n colonnes possédées par le bloc de cellules de mémoire est généralement une cellule de mémoire, et chacun des blocs de cellules de mémoire comprend une cellule de mémoire redondante de 1 rangée × n colonnes.
(JA)
記憶装置は、m個のメモリセルブロックと、m×(k+1)本のワード線と、n本のビット線と、 ワード線ドライバ回路とを有する(m、k、nは1以上の整数)。メモリセルブロックは、(k+ 1)行×n列のメモリセルを有し、メモリセルはそれぞれワード線およびビット線と電気的に接続 される。ワード線ドライバ回路は、m×(k+1)本のワード線の中から、スイッチトランジスタ を用いて選択されたm×k本のワード線に信号を出力する機能を有し、スイッチトランジスタのゲ ートには、オフ電流が小さなトランジスタを用いて選択情報が書き込まれる。メモリセルブロック が有するk行×n列のメモリセルは、通常メモリセルであり、メモリセルブロックは、それぞれ1 行×n列の冗長メモリセルを有する。
Latest bibliographic data on file with the International Bureau