(EN) This storage device comprises: m memory cell blocks; m×(k+1) word lines; n bit lines; and a word line driver circuit (m, k, and n are integers greater than or equal to 1). The memory cell block has: (k+1) rows × n columns of memory cells; and the respective memory cells are electrically connected to the word lines and the bit lines. The word line driver circuit has a function of outputting a signal from the m×(k+1) word lines to the m×k word lines selected using a switch transistor, and selection information is written to a gate of the switch transistor using a transistor having a small off current. This memory cell of K rows × n columns owned by the memory cell block is usually a memory cell, and each of the memory cell blocks has a redundant memory cell of 1 row × n columns.
(FR) L'invention concerne un dispositif de stockage qui comprend : m blocs de cellules de mémoire ; m×(k+1) lignes de mots ; n lignes de bits ; et un circuit d'attaque de ligne de mots (m, k, et n étant des nombres entiers supérieurs ou égaux à 1). Le bloc de cellules de mémoire comprend : (k+1) rangées × n colonnes de cellules de mémoire ; et les cellules de mémoire respectives sont électriquement connectées aux lignes de mots et aux lignes de bits. Le circuit d'attaque de ligne de mots comprend une fonction de délivrance d'un signal à partir de m×(k+1) lignes de mots aux m×k lignes de mots sélectionnées à l'aide d'un transistor de commutation, et des informations de sélection sont écrites dans une grille du transistor de commutation à l'aide d'un transistor présentant un faible courant d'arrêt. Cette cellule de mémoire de K rangées × n colonnes possédées par le bloc de cellules de mémoire est généralement une cellule de mémoire, et chacun des blocs de cellules de mémoire comprend une cellule de mémoire redondante de 1 rangée × n colonnes.
(JA) 記憶装置は、ｍ個のメモリセルブロックと、ｍ×（ｋ＋１）本のワード線と、ｎ本のビット線と、 ワード線ドライバ回路とを有する（ｍ、ｋ、ｎは１以上の整数）。メモリセルブロックは、（ｋ＋ １）行×ｎ列のメモリセルを有し、メモリセルはそれぞれワード線およびビット線と電気的に接続 される。ワード線ドライバ回路は、ｍ×（ｋ＋１）本のワード線の中から、スイッチトランジスタ を用いて選択されたｍ×ｋ本のワード線に信号を出力する機能を有し、スイッチトランジスタのゲ ートには、オフ電流が小さなトランジスタを用いて選択情報が書き込まれる。メモリセルブロック が有するｋ行×ｎ列のメモリセルは、通常メモリセルであり、メモリセルブロックは、それぞれ１ 行×ｎ列の冗長メモリセルを有する。