Processing

Please wait...

Settings

Settings

Goto Application

1. WO2020220814 - ARRAY SUBSTRATE AND MANUFACTURE METHOD THEREFOR, DISPLAY PANEL AND DISPLAY DEVICE

Publication Number WO/2020/220814
Publication Date 05.11.2020
International Application No. PCT/CN2020/077136
International Filing Date 28.02.2020
IPC
G02F 1/1362 2006.01
GPHYSICS
02OPTICS
FDEVICES OR ARRANGEMENTS, THE OPTICAL OPERATION OF WHICH IS MODIFIED BY CHANGING THE OPTICAL PROPERTIES OF THE MEDIUM OF THE DEVICES OR ARRANGEMENTS FOR THE CONTROL OF THE INTENSITY, COLOUR, PHASE, POLARISATION OR DIRECTION OF LIGHT, e.g. SWITCHING, GATING, MODULATING OR DEMODULATING; TECHNIQUES OR PROCEDURES FOR THE OPERATION THEREOF; FREQUENCY-CHANGING; NON-LINEAR OPTICS; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
1Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
01for the control of the intensity, phase, polarisation or colour
13based on liquid crystals, e.g. single liquid crystal display cells
133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
1362Active matrix addressed cells
H01L 27/12 2006.01
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
27Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
02including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
12the substrate being other than a semiconductor body, e.g. an insulating body
Applicants
  • 京东方科技集团股份有限公司 BOE TECHNOLOGY GROUP CO., LTD. [CN]/[CN]
  • 合肥鑫晟光电科技有限公司 HEFEI XINSHENG OPTOELECTRONICS TECHNOLOGY CO., LTD. [CN]/[CN]
Inventors
  • 李蒙 LI, Meng
  • 李永谦 LI, Yongqian
  • 孟松 MENG, Song
Agents
  • 北京市柳沈律师事务所 LIU, SHEN & ASSOCIATES
Priority Data
201910356036.629.04.2019CN
201910550358.424.06.2019CN
Publication Language Chinese (ZH)
Filing Language Chinese (ZH)
Designated States
Title
(EN) ARRAY SUBSTRATE AND MANUFACTURE METHOD THEREFOR, DISPLAY PANEL AND DISPLAY DEVICE
(FR) SUBSTRAT DE RÉSEAU ET SON PROCÉDÉ DE FABRICATION, PANNEAU D'AFFICHAGE ET DISPOSITIF D'AFFICHAGE
(ZH) 阵列基板及其制作方法、显示面板、显示装置
Abstract
(EN)
Disclosed are an array substrate and a manufacture method therefor, a display panel and a display device. The array substrate comprises a base substrate, a plurality of sub-pixel groups arranged in array along a row direction and a column direction on the base substrate, and gate lines extending along the row direction. The gate line comprises a first gate line and a second gate line located on the same side of the sub-pixel which is connected to the first gate line group. A part of sub-pixels include a first thin film transistor and a second thin film transistor. The first thin film transistor is connected to the first gate line and the second thin film transistor is connected to the second gate line; and a channel region of the first thin film transistor and a channel region of the second thin film transistor are located on the side of the first gate line group close to the sub-pixels which are connected to the first gate line group. According to the array substrate, the channel region of the first thin film transistor and the channel region of the second thin film transistor are both arranged on the side of the first gate line group close to the sub-pixels which are connected to the first gate line group, thereby reducing the distance between the first gate line and the second gate line and saving the wiring space.
(FR)
La présente invention concerne un substrat de réseau et son procédé de fabrication, un panneau d'affichage et un dispositif d'affichage. Le substrat de réseau comprend un substrat de base, une pluralité de groupes de sous-pixels agencés en réseau le long d'une direction de rangée et d'une direction de colonne sur le substrat de base, et des lignes de grille s'étendant le long de la direction de rangée. La ligne de grille comprend une première ligne de grille et une seconde ligne de grille situées sur le même côté du sous-pixel qui est connecté au premier groupe de lignes de grille. Une partie de sous-pixels comprend un premier transistor en couches minces et un second transistor en couches minces. Le premier transistor en couches minces est connecté à la première ligne de grille et le second transistor en couches minces est connecté à la seconde ligne de grille ; et une région de canal du premier transistor en couches minces et une région de canal du second transistor en couches minces sont situées sur le côté du premier groupe de lignes de grille à proximité des sous-pixels qui sont connectés au premier groupe de lignes de grille. Selon le substrat de réseau, la région de canal du premier transistor en couches minces et la région de canal du second transistor en couches minces sont toutes les deux disposées sur le côté du premier groupe de lignes de grille à proximité des sous-pixels qui sont connectés au premier groupe de lignes de grille, réduisant ainsi la distance entre la première ligne de grille et la seconde ligne de grille et économisant l'espace de câblage.
(ZH)
一种阵列基板及其制作方法、显示面板、显示装置。阵列基板包括衬底基板、位于衬底基板上的沿行方向和列方向阵列排布的多个子像素组以及沿行方向延伸的栅线。栅线包括位于连接至第一栅线组的子像素的同一侧的第一栅线和第二栅线。部分子像素包括第一薄膜晶体管和第二薄膜晶体管,第一薄膜晶体管与第一栅线连接,第二薄膜晶体管与第二栅线连接,且第一薄膜晶体管的沟道区和第二薄膜晶体管的沟道区均位于第一栅线组靠近与其连接子像素的一侧。阵列基板通过将第一薄膜晶体管的沟道区和第二薄膜晶体管的沟道区均设置在第一栅线组靠近与其连接子像素的一侧,可以减少第一栅线和第二栅线之间的距离以节省布线空间。
Latest bibliographic data on file with the International Bureau