Processing

Please wait...

PATENTSCOPE will be unavailable a few hours for maintenance reason on Saturday 31.10.2020 at 7:00 AM CET
Settings

Settings

Goto Application

1. WO2020199490 - DUAL-MODE ERROR DETECTION MEMORY AND DUAL-MODE ERROR DETECTION METHOD

Publication Number WO/2020/199490
Publication Date 08.10.2020
International Application No. PCT/CN2019/103939
International Filing Date 02.09.2019
IPC
G11C 29/42 2006.01
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
29Checking stores for correct operation; Testing stores during standby or offline operation
04Detection or location of defective memory elements
08Functional testing, e.g. testing during refresh, power-on self testing or distributed testing
12Built-in arrangements for testing, e.g. built-in self testing
38Response verification devices
42using error correcting codes or parity check
Applicants
  • 江苏华存电子科技有限公司 JIANGSU HUACUN ELECTRONIC TECHNOLOGY CO., LTD. [CN]/[CN]
Inventors
  • 吴恒毅 WU, Hengyi
  • 李庭育 LI, Tingyu
  • 洪振洲 HONG, Zhenzhou
Priority Data
201910256476.401.04.2019CN
Publication Language Chinese (ZH)
Filing Language Chinese (ZH)
Designated States
Title
(EN) DUAL-MODE ERROR DETECTION MEMORY AND DUAL-MODE ERROR DETECTION METHOD
(FR) MÉMOIRE DE DÉTECTION D'ERREUR À DOUBLE MODE ET PROCÉDÉ DE DÉTECTION D'ERREUR À DOUBLE MODE
(ZH) 一种双模式检错内存及双模式检错方法
Abstract
(EN)
A dual-mode error detection memory, comprising an instruction processing module, a storage module, a control signal module, an encoding module, and a decoding module, wherein an error correction code switch flag is provided inside the instruction processing module, the error correction code switch flag has two states of 0 and 1, 0 represents selection of a parity check code, and 1 represents selection of an extended Hamming code; the control signal module controls, according to a control signal sent by the instruction processing module, the storage module to perform a storage or reading operation, and further feeds a completion signal back to the instruction processing module; the encoding module encodes a logical word input by the instruction processing module, and the decoding module reads a physical word from the storage module to perform debugging or error correction to generate an error correction code. According to the apparatus, parity check and extended Hamming codes are introduced at the same time, and switching between two modes is achieved by using an error correction code switch flag, so that the error correction rate is increased while the use requirement is met, and frequent device restart is avoided.
(FR)
L'invention concerne une mémoire de détection d'erreur à double mode, comprenant un module de traitement d'instruction, un module de stockage, un module de signal de commande, un module de codage, et un module de décodage, un drapeau de commutation de code de correction d'erreur étant disposé à l'intérieur du module de traitement d'instruction, le drapeau de commutation de code de correction d'erreur comprenant deux états de 0 et 1, 0 représentant la sélection d'un code de contrôle de parité, et 1 représentant la sélection d'un code de Hamming étendu ; le module de signal de commande commande, selon un signal de commande envoyé par le module de traitement d'instruction, le module de stockage afin d'effectuer une opération de stockage ou de lecture, et fournit en outre un signal d'achèvement en retour au module de traitement d'instruction ; le module de codage code un mot logique entré par le module de traitement d'instruction, et le module de décodage lit un mot physique à partir du module de stockage pour effectuer un débogage ou une correction d'erreur afin de générer un code de correction d'erreur. Selon l'appareil, un contrôle de parité et des codes de Hamming étendus sont introduits en même temps, et la commutation entre deux modes est réalisée au moyen d'un drapeau de commutation de code de correction d'erreur, de sorte que le taux de correction d'erreur soit augmenté tandis que l'exigence d'utilisation est satisfaite, et un redémarrage de dispositif fréquent est évité.
(ZH)
一种双模式检错内存,包括指令处理模块,存储模块,控制信号模块,编码模块及译码模块,其中指令处理模块内部设有纠错码切换标志,所述纠错码切换标志具有0和1两种状态,0表示选择奇偶校验码,1表示选择扩展汉明码:控制信号模块根据指令处理模块发送的控制信号,控制存储模块进行存储或读取操作,同时反馈完成信号给指令处理模块;编码模块对指令处理模块输入的逻辑字编码,译码模块从存储模块中读取物理字进行查错或纠错生成纠错码。该装置同时引入奇偶校验和扩展汉明码,采用纠错码切换标志来实现两种模式的切换,满足使用需求同时提升纠错率,避免设备频繁重启。
Latest bibliographic data on file with the International Bureau