Processing

Please wait...

Settings

Settings

Goto Application

1. WO2020197964 - COMPUTING DEVICE WITH CIRCUIT SWITCHED MEMORY ACCESS

Publication Number WO/2020/197964
Publication Date 01.10.2020
International Application No. PCT/US2020/023765
International Filing Date 20.03.2020
IPC
H04L 12/933 2013.01
HELECTRICITY
04ELECTRIC COMMUNICATION TECHNIQUE
LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
12Data switching networks
70Packet switching systems
931Switch fabric architecture
933Switch core, e.g. crossbar, shared memory or shared medium
H04L 12/935 2013.01
HELECTRICITY
04ELECTRIC COMMUNICATION TECHNIQUE
LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
12Data switching networks
70Packet switching systems
931Switch fabric architecture
935Switch interfaces, e.g. port details
H04L 12/937 2013.01
HELECTRICITY
04ELECTRIC COMMUNICATION TECHNIQUE
LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
12Data switching networks
70Packet switching systems
931Switch fabric architecture
937Switch control, e.g. arbitration
G11C 7/10 2006.01
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
7Arrangements for writing information into, or reading information out from, a digital store
10Input/output data interface arrangements, e.g. I/O data control circuits, I/O data buffers
G11C 8/12 2006.01
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
8Arrangements for selecting an address in a digital store
12Group selection circuits, e.g. for memory block selection, chip selection, array selection
G06F 13/16 2006.01
GPHYSICS
06COMPUTING; CALCULATING OR COUNTING
FELECTRIC DIGITAL DATA PROCESSING
13Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
14Handling requests for interconnection or transfer
16for access to memory bus
Applicants
  • AXIS SEMICONDUCTOR, INC. [US]/[US]
Inventors
  • WANG, Xiaolin
  • WU, Qian
Agents
  • BURUM, Douglas P.
  • MAINE, Vernon C.
  • CERNOTA, Andrew P.
  • RARDIN, David A.
  • CURRAN, Matthew J.
  • LONG, Daniel J.
Priority Data
62/824,05426.03.2019US
Publication Language English (EN)
Filing Language English (EN)
Designated States
Title
(EN) COMPUTING DEVICE WITH CIRCUIT SWITCHED MEMORY ACCESS
(FR) DISPOSITIF INFORMATIQUE À ACCÈS MÉMOIRE À COMMUTATION DE CIRCUITS
Abstract
(EN)
A computing device includes a transport switch comprising read and write switches that provide switched circuit interconnections between input and output ports for simultaneous data communication between a plurality of memory clients and a plurality of memory banks, such as between cores of a multi-core processor simultaneously accessing L1, L2, and L3 memory banks. Embodiments implement switching designs that are derived from existing switched network architectures. Other embodiments implement a novel circuit switch design based on 8x8 building blocks. The transport switch can be non-blocking, and can be self-routing. An additional switching layer can be included to provide port rearrangement for rearrangeable non-blocking switches. A transport compiler can be used to determine port-pair configurations of the switch. A disclosed method selects optimal switch architectures for specific applications. Embodiments support simultaneous, multicast transfers of data retrieved from a memory bank to a plurality of memory clients.
(FR)
L'invention concerne un dispositif informatique comportant un commutateur de transport comprenant des commutateurs de lecture et d'écriture qui fournissent des interconnexions de circuits commutés entre des ports d'entrée et de sortie pour une communication simultanée de données entre une pluralité de clients de mémoire et une pluralité de banques de mémoire, par exemple entre des cœurs d'un processeur multicœur à accès simultané aux banques de mémoire L1, L2 et L3. Des modes de réalisation mettent en œuvre des conceptions de commutation qui sont dérivées d'architectures commutées existantes de réseau. D'autres modes de réalisation mettent en œuvre une nouvelle conception de commutateurs de circuit basée sur des blocs de construction 8x8. Le commutateur de transport peut être non bloquant et à routage automatique. Une couche supplémentaire de commutation peut être incluse pour fournir un repositionnement de ports pour des commutateurs non bloquants repositionnables. Un compilateur de transport peut servir à déterminer des configurations de paires de ports du commutateur. Un procédé selon l'invention sélectionne des architectures optimales de commutation pour des applications spécifiques. Des modes de réalisation prennent en charge des transferts simultanés et multidiffusés de données, extraits d'une banque de mémoire vers une pluralité de clients de mémoire.
Latest bibliographic data on file with the International Bureau