Processing

Please wait...

Settings

Settings

Goto Application

1. WO2020194832 - ELECTRONIC SUBSTRATE

Publication Number WO/2020/194832
Publication Date 01.10.2020
International Application No. PCT/JP2019/042767
International Filing Date 31.10.2019
IPC
H05K 1/02 2006.01
HELECTRICITY
05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
1Printed circuits
02Details
H01L 23/12 2006.01
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
23Details of semiconductor or other solid state devices
12Mountings, e.g. non-detachable insulating substrates
H05K 3/46 2006.01
HELECTRICITY
05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
3Apparatus or processes for manufacturing printed circuits
46Manufacturing multi-layer circuits
Applicants
  • アイシン・エィ・ダブリュ株式会社 AISIN AW CO., LTD. [JP]/[JP]
Inventors
  • 成瀬 峰信 NARUSE Takanobu
  • 佐々 恭大 SASSA Yasuhiro
Agents
  • Knowledge Partners 特許業務法人 KNOWLEDGE PARTNERS PPC
Priority Data
2019-06229228.03.2019JP
Publication Language Japanese (JA)
Filing Language Japanese (JA)
Designated States
Title
(EN) ELECTRONIC SUBSTRATE
(FR) SUBSTRAT ÉLECTRONIQUE
(JA) 電子基板
Abstract
(EN)
[Problem] To provide a technique for reducing the number of layers in an electronic substrate. [Solution] Provided is an electronic substrate which is connected on a front surface thereof to a semiconductor component via a plurality of front surface terminals arranged in an array, and which is connected on a rear surface thereof to a main substrate via a plurality of rear surface terminals arranged in an array. The electronic substrate is provided with: a first wire which electrically connects the front surface terminals and the rear surface terminals in the electronic substrate, and to which power is supplied from the main substrate via the rear surface terminals; and a second wire which electrically connects the front surface terminals and the rear surface terminals in the electronic substrate, to which power of the same potential as that of the first wire is supplied from the main substrate via the rear surface terminals, and which is not electrically connected to the first wire in the electronic substrate.
(FR)
Le problème décrit par la présente invention est de fournir une technique permettant de réduire le nombre de couches dans un substrat électronique. À cet effet, la solution de l'invention concerne un substrat électronique qui est connecté sur une surface avant à un composant semi-conducteur par l'intermédiaire d'une pluralité de bornes de surface avant agencées en un réseau et qui est connecté sur une surface arrière à un substrat principal par l'intermédiaire d'une pluralité de bornes de surface arrière agencées en un réseau. Le substrat électronique est pourvu d'un premier fil connectant électriquement les bornes de surface avant et arrière dans le substrat électronique et auquel de l'énergie est fournie depuis le substrat principal par l'intermédiaire des bornes de surface arrière ; et d'un second fil qui connecte électriquement les bornes de surface avant et arrière dans le substrat électronique auquel la puissance du même potentiel que celle du premier fil est fournie à partir du substrat principal par l'intermédiaire des bornes de surface arrière et qui n'est pas connecté électriquement au premier fil dans le substrat électronique.
(JA)
【課題】電子基板の層数を低減できる技術の提供。 【解決手段】電子基板は、表面においてアレイ状に配置された複数の表面端子を介して半導体部品と接続し、裏面においてアレイ状に配置された複数の裏面端子を介して主基板と接続する電子基板であって、前記電子基板内において前記表面端子と前記裏面端子とを電気的に接続し、かつ、前記裏面端子を介して前記主基板から電源が供給される第1配線と、前記電子基板内において前記表面端子と前記裏面端子とを電気的に接続し、前記裏面端子を介して前記主基板から前記第1配線と同一電位の電源が供給され、かつ、前記電子基板内において前記第1配線と電気的に接続しない第2配線と、を備える。
Latest bibliographic data on file with the International Bureau