Processing

Please wait...

Settings

Settings

Goto Application

1. WO2020194706 - DISPLAY DEVICE

Document

明 細 書

発明の名称 表示装置

技術分野

0001  

背景技術

0002   0003  

先行技術文献

特許文献

0004  

発明の概要

発明が解決しようとする課題

0005   0006  

課題を解決するための手段

0007   0008   0009   0010   0011  

発明の効果

0012  

図面の簡単な説明

0013  

発明を実施するための形態

0014   0015   0016   0017   0018   0019   0020   0021   0022   0023   0024   0025   0026   0027   0028   0029   0030   0031   0032   0033   0034   0035   0036   0037   0038   0039   0040   0041   0042   0043   0044   0045   0046   0047   0048   0049   0050   0051   0052   0053   0054   0055   0056   0057   0058   0059   0060   0061   0062   0063   0064   0065   0066   0067   0068   0069   0070   0071   0072   0073   0074   0075   0076   0077   0078   0079   0080   0081   0082   0083   0084   0085   0086   0087   0088   0089   0090   0091   0092   0093   0094   0095   0096   0097   0098   0099   0100   0101   0102   0103   0104   0105   0106   0107   0108   0109   0110   0111   0112   0113   0114   0115   0116   0117   0118   0119   0120   0121   0122   0123   0124   0125   0126   0127   0128   0129   0130   0131   0132   0133   0134   0135   0136   0137   0138   0139   0140   0141   0142   0143   0144   0145   0146   0147   0148   0149   0150  

符号の説明

0151  

請求の範囲

1   2   3   4   5   6   7   8   9   10   11   12   13   14   15   16   17   18   19   20   21   22   23   24  

図面

1   2   3   4   5   6   7   8   9   10   11   12   13   14   15   16   17   18   19   20   21   22   23   24   25   26   27   28   29   30   31  

明 細 書

発明の名称 : 表示装置

技術分野

[0001]
 本開示は、表示装置に関する。

背景技術

[0002]
 近年、液晶表示装置に代わる表示装置として、有機エレクトロルミネッセンス(Electro Luminescence、以下「EL」と称する)素子を用いた自発光型の有機EL表示装置が注目されている。有機EL素子は、第1の電極と第2の電極とが有機EL層を介して対向する構造を有している。この有機EL素子は、有機EL表示装置の表示領域を構成するサブ画素毎に設けられている。
[0003]
 有機EL表示装置には、第1の電極に電気的に接続された第1の電源配線と、第2の電極に電気的に接続された第2の電源配線とが設けられている。有機EL表示装置では、これら第1の電源配線および第2の電源配線を通じて、各有機EL素子の第1の電極と第2の電極との間に電流を印加することにより、各サブ画素で有機EL層を発光させ、画像表示を行う(例えば、特許文献1参照)。

先行技術文献

特許文献

[0004]
特許文献1 : 特開2019-3720号公報

発明の概要

発明が解決しようとする課題

[0005]
 ところで、有機EL表示装置では、第1の電源配線自体が抵抗を有していることや対応する各サブ画素に設けられた画素回路に電流を供給することなどに起因して、第1の電源配線の電位が同配線に電圧を供給する端子部からの距離に応じて変動し、当該第1の電源配線にIRドロップと呼ばれる電圧降下現象が発生する。IRドロップは、特に表示領域の端子部から遠い側にあるサブ画素で輝度の低下を生じさせ、表示品質の低下を招く。
[0006]
 本開示の技術は、斯かる点に鑑みてなされたものであり、その目的とするところは、IRドロップによるサブ画素の輝度低下を抑制し、表示品質を向上させることにある。

課題を解決するための手段

[0007]
 本開示の技術は、ベース基板と、ベース基板上に設けられた、複数の薄膜トランジスタ(以下「TFT」と称する)を含むTFT層(薄膜トランジスタ層)と、TFT層上に設けられた、複数の発光素子を含む発光素子層とを備える表示装置を対象とする。
[0008]
 本開示の技術に係る表示装置には、TFTの動作により制御される発光素子の発光によって画像表示を行う表示領域と、表示領域の周囲に位置する額縁領域とが設けられている。発光素子層は、発光素子毎に設けられた第1の電極と、第1の電極上に設けられた発光機能層と、複数の発光素子に共通するように発光機能層上に設けられた第2の電極とを有している。
[0009]
 TFT層は、第1の配線と、第1の配線を覆うように設けられた第1の層間絶縁膜と、第1の層間絶縁膜上に設けられた第2の配線と、第2の配線を覆うように設けられた第2の層間絶縁膜と、第2の層間絶縁膜上に設けられた第3の配線とを有している。第1の配線、第2の配線および第3の配線の少なくとも1つの配線は、表示領域に設けられると共に、薄膜トランジスタを介して第1の電極と電気的に接続される複数の第1の電源配線と、額縁領域に設けられると共に、第2の電極に電気的に接続される第2の電源配線とを構成している。
[0010]
 前記表示領域の一方側における前記額縁領域には、前記第1の電源配線に第1の電源電圧を、前記第2の電源配線に第1の電源電圧とは異なる第2の電源電圧を供給するための端子を有する端子部が設けられている。そして、額縁領域には、表示領域における端子部と対向する2辺のうち端子部から遠い側の辺に沿うようにキャパシタが設けられている。
[0011]
 キャパシタは、第2の配線と同一層に同一材料によって形成された第1の容量電極と、第2の層間絶縁膜を介して第1の容量電極と対向する、第3の配線と同一層に同一材料によって形成された第2の容量電極とを有している。第1の容量電極は、複数の第1の電源配線と電気的に接続されている。第2の容量電極は、第2の電源配線と電気的に接続されている。

発明の効果

[0012]
 本開示の技術に係る表示装置によれば、額縁領域のうち表示領域を介して端子部とは反対側に位置する部分に、表示領域のうち端子部から遠い側の辺に沿うようにキャパシタを設け、キャパシタの第1の容量電極を第1の電源配線に、キャパシタの第2の容量電極を第2の電源配線にそれぞれ電気的に接続するようにしたので、第1の電源配線にIRドロップが発生したときには、第1の電源配線にキャパシタから電荷が補われて、第1の電源配線の電位を補償することができる。そのことで、有機EL素子の第1の電極と第2の電極との間にかかる電圧のうちIRドロップで降下する分の電圧を補うことができる。これにより、IRドロップによるサブ画素の輝度低下を抑制し、表示品質を向上させることができる。

図面の簡単な説明

[0013]
[図1] 図1は、第1の実施形態の有機EL表示装置の概略構成を示す平面図である。
[図2] 図2は、第1の実施形態の有機EL表示装置の表示領域の構成を示す平面図である。
[図3] 図3は、図2のIII-III線における有機EL表示装置の断面図である。
[図4] 図4は、第1の実施形態の有機EL表示装置の画素回路を示す等価回路図である。
[図5] 図5は、第1の実施形態の有機EL表示装置を構成する有機EL層の積層構造を示す断面図である。
[図6] 図6は、図1のVIで囲んだ有機EL表示装置の額縁領域の構成を示す平面図である。
[図7] 図7は、図6のVII-VII線における有機EL表示装置の断面図である。
[図8] 図8は、第1の実施形態の変形例1の有機EL表示装置の図5に相当する箇所の平面図である。
[図9] 図9は、図8のVIX-VIX線における有機EL表示装置の断面図である。
[図10] 図10は、第1の実施形態の変形例2の有機EL表示装置の図5に相当する箇所の平面図である。
[図11] 図11は、図10のXI-XI線における有機EL表示装置の断面図である。
[図12] 図12は、第1の実施形態の変形例3の有機EL表示装置の図5に相当する箇所の平面図である。
[図13] 図13は、図12のXIII-XIII線における有機EL表示装置の断面図である。
[図14] 図14は、第1の実施形態の変形例4の有機EL表示装置の図5に相当する箇所の平面図である。
[図15] 図15は、図14のXV-XV線における有機EL表示装置の断面図である。
[図16] 図16は、第1の実施形態の変形例5の有機EL表示装置の図5に相当する箇所の平面図である。
[図17] 図17は、図16のXVII-XVII線における有機EL表示装置の断面図である。
[図18] 図18は、第2の実施形態の有機EL表示装置の概略構成を示す平面図である。
[図19] 図19は、図18のXIXで囲んだ有機EL表示装置の額縁領域の構成を示す平面図である。
[図20] 図20は、図19のXX-XX線における有機EL表示装置の断面図である。
[図21] 図21は、第2の実施形態の変形例1の有機EL表示装置の図5に相当する箇所の平面図である。
[図22] 図22は、図21のXXII-XXII線における有機EL表示装置の断面図である。
[図23] 図23は、第2の実施形態の変形例2の有機EL表示装置の図5に相当する箇所の平面図である。
[図24] 図24は、図23のXXIV-XXIV線における有機EL表示装置の断面図である。
[図25] 図25は、第2の実施形態の変形例3の有機EL表示装置の図5に相当する箇所の平面図である。
[図26] 図26は、図25のXXVI-XXVI線における有機EL表示装置の断面図である。
[図27] 図27は、第2の実施形態の変形例4の有機EL表示装置の断面図である。
[図28] 図28は、図27のXXVIII-XXVIII線における有機EL表示装置の断面図である。
[図29] 図29は、第2の実施形態の変形例5の有機EL表示装置の平面図である。
[図30] 図30は、図29のXXX-XXX線における有機EL表示装置の断面図である。
[図31] 図31は、第1の実施形態および第2の実施形態の変形例の有機EL表示装置の概略構成を示す平面図である。

発明を実施するための形態

[0014]
 以下、例示的な実施形態を図面に基づいて詳細に説明する。以下の実施形態では、本開示の技術に係る表示装置として、有機EL素子を備えた有機EL表示装置を例示する。
[0015]
 なお、以下の実施形態では、或る膜や層、素子などの構成要素の上にその他の膜や層、素子などの構成要素が設けられている、または形成されているとする記載は、或る構成要素の直上にその他の構成要素が存在する場合のみを意味するのではなく、それら両構成要素の間に、それら以外の膜や層、素子などの構成要素が介在されている場合をも含む。
[0016]
 また、以下の実施形態では、或る膜や層、素子などの構成要素がその他の膜や層、素子などの構成要素に接続されているとする記載は、特に断らない限り電気的に接続されていることを意味し、本開示の技術の趣旨を逸脱しない範囲において、直接的な接続を意味する場合のみならず、それら以外の膜や層、素子などの構成要素を介した間接的な接続を意味する場合をも含み、或る構成要素に他の構成要素が一体化されている、つまり在る構成要素の一部が他の構成要素を構成している場合をも含み得る。
[0017]
 また、以下の実施形態では、「同層」との記載は、比較対象の膜や層と同一プロセスにて形成されていることを意味し、「下層」との記載は、比較対象の膜や層、素子よりも先のプロセスにて形成されていることを意味し、「上層」との記載は、比較対象の膜や層よりも後のプロセスで形成されていることを意味する。
[0018]
 《第1の実施形態》
 図1~図7は、本開示の技術に係る表示装置の第1の実施形態を示している。なお、図1は、第1の実施形態の有機EL表示装置1の概略構成を示す平面図である。図2は、有機EL表示装置1の表示領域Dの構成を示す平面図である。図3は、図2のIII-III線における有機EL表示装置1の断面図である。図4は、有機EL表示装置1の画素回路77を示す等価回路図である。図5は、第1の実施形態の有機EL表示装置1を構成する有機EL層101の積層構造を示す断面図である。図6は、図1のVIで囲んだ有機EL表示装置1の額縁領域Fの構成を示す平面図である。図7は、図6のVII-VII線における有機EL表示装置1の断面図である。
[0019]
  〈有機EL表示装置の構成〉
 有機EL表示装置1は、図1に示すように、画像表示を行う表示領域Dと、表示領域Dの周囲に設けられた額縁領域Fとを備えている。
[0020]
 表示領域Dは、画面を構成する矩形状の領域であって、図2に示すように、複数の画素3によって構成されている。これら複数の画素3は、例えばマトリクス状に配列されている。各画素3は、例えば、赤色の発光を行うサブ画素5r、緑色の発光を行うサブ画素5g、青色の発光を行うサブ画素5bからなる3つのサブ画素5を含んで構成されている。これら3つのサブ画素5は、例えばストライプ状に配置されている。
[0021]
 なお、この第1の実施形態では、矩形状の表示領域Dを例示したが、ここでいう「矩形状」には、例えば、矩形の辺が円弧状になった形状、矩形の角部が円弧状になった形状、矩形の辺の一部に切欠きがある形状などの略矩形状も含まれる。
[0022]
 額縁領域Fは、画面以外の非表示部分を構成する矩形枠状の領域である。額縁領域Fの一辺を構成する部分には、外部回路と接続するための端子部Tが設けられている。額縁領域Fにおける表示領域Dと端子部Tとの間には、図1中で横方向である第1の方向Xを折り曲げの軸として折り曲げ可能な折り曲げ部Bが設けられている。
[0023]
 端子部Tは、額縁領域Fが折り曲げ部Bで例えば180°(U字状に)折り曲げられることにより、有機EL表示装置1の裏側に配置される。端子部Tは、FPC(Flexible Printed Circuit)などの配線基板と接続される。額縁領域Fには、表示領域Dから端子部Tに引き出された複数の引き出し配線7が設けられている。
[0024]
 額縁領域Fにおいて、端子部Tが設けられた辺と隣り合う辺(図1で左右の各辺)を構成する部分には、ゲートドライバやエミッションドライバなどを含む駆動回路9がモノリシックに設けられている。また、額縁領域Fには、ローレベル電源配線11が設けられている。ローレベル電源配線11も、端子部Tに向けて引き出されて、引き出し配線7を構成している。
[0025]
 端子部Tには、額縁領域Fに設けられた引き出し配線7との導通をとるための複数の配線端子13が所定のパターンで設けられている。有機EL表示装置1は、これら複数の配線端子13により配線基板を介してハイレベル電圧電源(ELVDD)やローレベル電圧電源(ELVSS)、表示制御回路に接続されている。
[0026]
 有機EL表示装置1は、個々のサブ画素5での発光をTFT69により制御し、TFT69の動作により画像表示を行うアクティブマトリクス駆動方式を採用している。この有機EL表示装置1は、図3に示すように、樹脂基板層15と、樹脂基板層15上に設けられたTFT層17と、TFT層17上に設けられた発光素子層19と、発光素子層19上に設けられた封止膜21とを備えている。
[0027]
  - 基板樹脂層の構成 -
 樹脂基板層15は、ベース基板の一例であって、可撓性を有している。この樹脂基板層15は、例えば、ポリイミド樹脂やポリアミド樹脂、エポキシ樹脂などの有機材料によって形成されている。当該樹脂基板層15は、酸化シリコン(SiOx)や窒化シリコン(SiNy)、酸窒化シリコン(SiOxNy)(x、yは正数、以下同じ)などの無機材料からなる無機絶縁層と上記樹脂層との積層膜により構成されていてもよい。
[0028]
  - TFT層の構成 -
 TFT層17は、樹脂基板層15上に順に設けられた、ベースコート膜23と、半導体層25と、ゲート絶縁膜27と、第1の導電層29と、第1の層間絶縁膜31と、第2の導電層33と、第2の層間絶縁膜35と、第3の導電層37と、平坦化膜39および第1の壁層41とを備えている。
[0029]
 第1の導電層29は、複数のゲート配線43、複数のゲート電極45、複数のエミッション制御配線47、複数の第1の画素容量電極49および2つの第3の額縁容量電極51を含んでいる。ゲート配線43、ゲート電極45、エミッション制御配線47、第1の画素容量電極49および第3の額縁容量電極51は、同一層に同一材料によって形成されている。
[0030]
 ゲート配線43、ゲート電極45、エミッション制御配線47、第1の画素容量電極49および第3の額縁容量電極51は、例えば、アルミニウム(Al)、タングステン(W)、モリブデン(Mo)、タンタル(Ta)、クロム(Cr)、チタン(Ti)、銅(Cu)などからなる金属層の単層膜または積層膜によって構成されている。ゲート配線43およびエミッション制御配線47は、第1の配線の一例である。
[0031]
 第2の導電層33は、複数の初期化電源配線53、複数の第2の画素容量電極55および2つの第1の額縁容量電極57を含んでいる。これら初期化電源配線53、第2の画素容量電極55および第1の額縁容量電極57は、同一層に同一材料によって形成されている。
[0032]
 初期化電源配線53、第2の画素容量電極55および第1の額縁容量電極57は、例えば、アルミニウム(Al)、タングステン(W)、モリブデン(Mo)、タンタル(Ta)、クロム(Cr)、チタン(Ti)、銅(Cu)などからなる金属層の単層膜または積層膜によって構成されている。初期化電源配線53は、第2の配線の一例である。
[0033]
 第3の導電層37は、複数のソース配線59、複数のソース電極61、複数のドレイン電極63、複数のハイレベル電源配線65、ローレベル電源配線11および2つの第2の額縁容量電極67を含んでいる。これらソース配線59、ソース電極61、ドレイン電極63、ハイレベル電源配線65、ローレベル電源配線11および第2の額縁容量電極67は、同一層に同一材料によって形成されている。
[0034]
 ソース配線59、ソース電極61、ドレイン電極63、ハイレベル電源配線65、ローレベル電源配線11および第2の額縁容量電極67は、例えば、アルミニウム(Al)、タングステン(W)、モリブデン(Mo)、タンタル(Ta)、クロム(Cr)、チタン(Ti)、銅(Cu)などからなる金属層の単層膜または積層膜によって構成されている。ソース配線59、ハイレベル電源配線65およびローレベル電源配線11は、第3の配線の一例である。
[0035]
 複数のゲート配線43は、表示領域Dに設けられ、第1の方向Xに互いに平行に延びている。ゲート配線43は、ゲート信号を伝達する配線であって、サブ画素5の行毎に設けられている。各ゲート配線43は、駆動回路9に含まれるゲートドライバに接続され、所定のタイミングで順に選択されて活性状態となる。
[0036]
 複数のエミッション制御配線47は、表示領域Dに設けられ、第1の方向Xに互いに平行に延びている。エミッション制御配線47は、エミッション制御信号を伝達する配線であって、サブ画素5の行毎に設けられている。各エミッション制御配線47は、駆動回路9に含まれるエミッションドライバに接続され、所定のタイミングで順に選択されて非活性状態となる。
[0037]
 複数の初期化電源配線53は、表示領域Dに設けられ、第1の方向Xに互いに平行に延びている。初期化電源配線53は、初期化電位を付与する配線であって、サブ画素5の行毎に設けられている。各初期化電源配線53は、引き出し配線7として表示領域Dから端子部Tにまで引き出され、端子部Tにて配線基板を介して初期化電圧電源と接続されている。
[0038]
 複数のソース配線59は、表示領域Dに設けられ、第1の方向Xと直交する図1中で縦方向である第2の方向Yに互いに平行に延びている。ソース配線59は、ソース信号を伝達する配線であって、サブ画素5の列毎に設けられている。各ソース配線59は、引き出し配線7として表示領域Dから端子部Tにまで引き出され、端子部Tにて配線基板を介して表示制御回路に接続される。
[0039]
 複数のハイレベル電源配線65は、表示領域Dに設けられ、第2の方向Yに互いに平行に延びている。ハイレベル電源配線65は、所定のハイレベル電位を付与する配線であって、サブ画素5の列毎に設けられている。各ハイレベル電源配線65は、引き出し配線7として表示領域Dから端子部Tにまで引き出され、端子部Tにて配線基板を介してハイレベル電圧電源(ELDVV)に接続されている。ハイレベル電源配線65には、第1の電源電圧であるハイレベル電源電圧がハイレベル電圧電源(ELDVV)から端子部Tを通じて供給される。ハイレベル電源配線65は、第1の電源配線の一例である。
[0040]
 各ハイレベル電源配線65は、第1の方向Xに延びる第1のハイレベル電源配線と、第2の方向に延びる第2のハイレベル電源配線とを組み合わせて構成されていてもよい。この場合、第1のハイレベル電源配線は、第2の導電層33に含まれ、第2の配線を構成する。また、第2のハイレベル電源配線は、第3の導電層37に含まれ、第3の配線を構成する。これら第1のハイレベル電源配線と第2のハイレベル電源配線とは、第2の層間絶縁膜35に形成されたコンタクトホールを介して接続される。
[0041]
 ローレベル電源配線11は、表示領域Dの第1の方向Xにおける両側で額縁領域Fを延びており、表示領域Dと後述する第2の堰き止め壁123との間に設けられている。ローレベル電源配線11は、所定のローレベル電位を付与する配線であって、複数のサブ画素5に対して共通に設けられ、後述する第1の額縁キャパシタ85aの第2の額縁容量電極67と同じ態様に形成されている。ローレベル電源配線11は、端子部Tにまで引き出され、端子部Tにて配線基板を介してローレベル電圧電源(ELVSS)に接続されている。ローレベル電源配線11には、ハイレベル電源電圧とは異なる第2の電源電圧であるローレベル電源電圧が端子部Tを通じて供給される。ローレベル電源配線11は、第2の電源配線の一例である。
[0042]
 半導体層25、ゲート絶縁膜27、ゲート電極45、第1の層間絶縁膜31、第2の層間絶縁膜35、ソース電極61およびドレイン電極63は、TFT69を構成している。
[0043]
 半導体層25は、島状に設けられている。半導体層25は、例えば、低温ポリシリコン(LTPS:Low Temperature Polycrystalline Silicon)やIn-Ga-Zn-O系などの酸化物半導体などによって形成されている。
[0044]
 ゲート絶縁膜27は、半導体層25を覆うように設けられている。ゲート絶縁膜27は、例えば、酸化シリコン(SiOx)、窒化シリコン(SiNy)、酸窒化シリコン(SiOxNy)などからなる無機絶縁層の単層膜または積層膜によって構成されている。
[0045]
 ゲート電極45は、ゲート絶縁膜27を介して半導体層25の一部(チャネル領域)と重なるように設けられている。ゲート電極45は、対応するサブ画素5のゲート配線43と接続されている。
[0046]
 第1の層間絶縁膜31は、ゲート配線43、ゲート電極45、エミッション制御配線47、第1の画素容量電極49および第3の額縁容量電極51を覆うように設けられている。第2の層間絶縁膜35は、第1の層間絶縁膜31上で初期化電源配線53、第2の画素容量電極55および第1の額縁容量電極57を覆うように設けられている。これら第1の層間絶縁膜31および第2の層間絶縁膜35はそれぞれ、例えば、酸化シリコン(SiOx)、窒化シリコン(SiNy)、酸窒化シリコン(SiOxNy)などからなる無機絶縁膜の単層膜または積層膜によって構成されている。
[0047]
 ソース電極61とドレイン電極63とは互いに離間している。これらソース電極61とドレイン電極63とは、ゲート絶縁膜27、第1の層間絶縁膜31および第2の層間絶縁膜35に形成されたコンタクトホール71を介して半導体層25におけるゲート電極45と重なる領域を挟んだ位置で異なる部分(ソース領域、ドレイン領域)にそれぞれ接続されている。ソース電極61は、対応するサブ画素5のソース配線59と接続されている。
[0048]
 TFT69は、サブ画素5毎に複数設けられている。すなわち、TFT層17は、複数のTFT69を含んでいる。
[0049]
 サブ画素5毎に設けられた複数のTFT69は、第1のTFT69a、第2のTFT69b、第3のTFT69c、第4のTFT69d、第5のTFT69e、第6のTFT69fおよび第7のTFT69gを含んでいる。これら第1~第7のTFT69a,69b,69c,69d,69e,69f,69gはいずれも、上述のトップゲート構造を採用しており、例えばPチャネル型のTFTである。
[0050]
 第1の画素容量電極49、第1の層間絶縁膜31および第2の画素容量電極55は、画素キャパシタ73を構成している。画素キャパシタ73は、サブ画素5毎に少なくとも1つ設けられている。
[0051]
 第1の画素容量電極49は、サブ画素5に設けられた複数のTFT69のうち3つのTFT69(第1のTFT69a、第2のTFT69bおよび第4のTFT69d)と接続されている。第2の画素容量電極55は、第1の層間絶縁膜31を介して第1の画素容量電極49と対向するように設けられている。第2の画素容量電極55は、第2の層間絶縁膜35に形成されたコンタクトホール75を介してハイレベル電源配線と接続されている。
[0052]
 第1のTFT69a、第2のTFT69b、第3のTFT69c、第4のTFT69d、第5のTFT69e、第6のTFT69fおよび第7のTFT69gと画素キャパシタ73とは、図4に示す画素回路77を構成している。各TFT69a,69b,69c,69d,69e,69f,69gにおいて、ゲート電極45は制御端子に相当し、ソース電極61およびドレイン電極63のうち一方の電極は第1の導通端子Naに相当し、他方の電極は第2の導通端子Nbに相当する。
[0053]
 なお、図4に示す画素回路77は、n行目m列目(n,mは正の整数)の画素回路77である。図4において、参照符号に(m)を付加したソース配線59およびハイレベル電源配線65は、m行目のサブ画素5に対応するソース配線59およびハイレベル電源配線65である。また、参照符号に(n)を付加したゲート配線43、エミッション制御配線47および初期化電源配線53は、それぞれn列目のサブ画素5に対応するゲート配線43、エミッション制御配線47および初期化電源配線53であり、参照符号に(n-1)を付加したゲート配線43は、n列目のサブ画素5に対応するゲート配線の1つ前に走査されるゲート配線43である。
[0054]
 第1のTFT69aは、ゲート配線43と、初期化電源配線53と、画素キャパシタ73との間に設けられた第1の初期化用TFTである。第1のTFT69aにおいて、ゲート配線43に接続され、第1の導通端子Naは初期化電源配線53に接続され、第2の導通端子Nbは画素キャパシタ73の第1の画素容量電極49に接続されている。第1のTFT69aの制御端子が接続されるゲート配線43は、対応するサブ画素5のゲート配線43よりも1つ前に走査されるゲート配線43である。第1のTFT69aは、ゲート配線43の選択に応じて、初期化電源配線53の電圧を画素キャパシタ73に印加することにより、第4のTFT69dの制御端子にかかる電圧を初期化するようになっている。
[0055]
 第2のTFT69bは、ゲート配線43と、第4のTFT69dとの間に設けられた閾値補償用TFTである。第2のTFT69bにおいて、制御端子はゲート配線43に接続され、第1の導通端子Naは第4のTFT69dの第2の導通端子Nbに接続され、第2の導通端子Nbは第4のTFT69dの制御端子に接続されている。この第2のTFT69bは、ゲート配線43の選択に応じて第4のTFT69dをダイオード接続状態にして、第4のTFT69dの閾値電圧を補償するようになっている。
[0056]
 第3のTFT69cは、ゲート配線43と、ソース配線59と、第4のTFT69dとの間に設けられた書き込み用TFTである。第3のTFT69cにおいて、制御端子はゲート配線43に接続され、第1の導通端子Naはソース配線59に接続され、第2の導通端子Nbは第4のTFT69dの第1の導通端子Naに接続されている。この第3のTFT69cは、ゲート配線43の選択に応じてソース配線59の電圧を第4のTFT69dの第1の導通端子Naに印加するようになっている。
[0057]
 第4のTFT69dは、第1のTFT69aと、第2のTFT69bと、画素キャパシタ73と、第3のTFT69cと、第5のTFT69eと、第6のTFT69fとの間に設けられた駆動用TFTである。第4のTFT69dの制御端子は、第2のTFT69bの第2の導通端子Nbに接続されていると共に、画素キャパシタ73の第1の画素容量電極49に接続されている。第4のTFT69dの第1の導通端子Naは、第3のTFT69cの第2の導通端子Nbに接続されていると共に、第5のTFT69eの第2の導通端子Nbに接続されている。第4のTFT69dの第2の導通端子Nbは、第2のTFT69bの第1の導通端子Naに接続されていると共に、第6のTFT69fの第1の導通端子Naに接続されている。第4のTFT69dは、制御端子と第1の導通端子Naとの間にかかる電圧に応じた駆動電流を第6のTFT69fの第1の導通端子Naに印加するようになっている。
[0058]
 第5のTFT69eは、エミッション制御配線47と、ハイレベル電源配線65と、第4のTFT69dとの間に設けられた電源供給用TFTである。第5のTFT69eにおいて、制御端子はエミッション制御配線47に接続され、第1の導通端子Naはハイレベル電源配線65に接続され、第2の導通端子Nbは第4のTFT69dの第1の導通端子Naに接続されている。第5のTFT69eは、エミッション制御配線47の選択に応じてハイレベル電源配線65の電圧(ハイレベル電源電圧)を第4のTFT69dの第1の導通端子Naに印加するようになっている。
[0059]
 第6のTFT69fは、エミッション制御配線47と、第2のTFT69bと、第4のTFT69dと、有機EL素子105との間に設けられた発光制御用TFTである。第6のTFT69fにおいて、制御端子はエミッション制御配線47に接続され、第1の導通端子Naは第4のTFT69dの第2の導通端子Nbに接続され、第2の導通端子Nbは有機EL素子105の第1の電極91に接続されている。第6のTFT69fは、エミッション制御配線47の選択に応じて駆動電流を有機EL素子105に印加するようになっている。
[0060]
 第7のTFT69gは、ゲート配線43と、初期化電源配線53と、有機EL素子105との間に設けられた第2の初期化用TFTである。第7のTFT69gにおいて、制御端子はゲート配線43に接続され、第1の導通端子Naは初期化電源配線53に接続され、第2の導通端子Nbは有機EL素子105の第1の電極91に接続されている。第7のTFT69gは、ゲート配線43の選択に応じて有機EL素子105の第1の電極91に蓄積した電荷をリセットするようになっている。
[0061]
 画素キャパシタ73は、ハイレベル電源配線65と、第1のTFT69aと、第4のTFT69dとの間に設けられたデータ保持用素子である。画素キャパシタ73の第1の画素容量電極49は、第4のTFT69dの制御端子に接続され、且つ、第1のTFT69aの第2の導通端子Nbと第2のTFT69bの第2の導通端子Nbとに接続されている。画素キャパシタ73の第2の画素容量電極55は、ハイレベル電源配線65に接続されている。画素キャパシタ73は、ゲート配線43が選択状態にあるときに、ソース配線59の電圧で蓄電され、この蓄電により書き込まれた電圧を保持することを以て、ゲート配線43が非選択状態にあるときには、第4のTFT69dの制御端子にかかる電圧を維持するようになっている。
[0062]
 平坦化膜39は、表示領域Dにおいて、第6のTFT69fのドレイン電極63の一部以外(ソース配線59、ソース電極61、その他のドレイン電極63、ハイレベル電源配線65および第2の額縁容量電極67など)を覆うことにより、TFT層17の表面を、第1のTFT69a、第2のTFT69b、第3のTFT69c、第4のTFT69d、第5のTFT69e、第6のTFT69fおよび第7のTFT69gの表面形状による段差を低減するように平坦化している。平坦化膜39は、例えばポリイミド樹脂などの有機材料によって形成されている。
[0063]
 平坦化膜39における表示領域Dと外周端(第1のスリット81)との間の部分には、トレンチ79が形成されている。トレンチ79は、平坦化膜39を貫通し、額縁領域における端子部側の1辺を除く3辺を構成する部分で表示領域を囲むように設けられている。トレンチ79は、表示領域Dの外周に沿って延びており、平坦化膜39を額縁領域Fの内側と外側とに区切るように分断して、表示領域Dへの水分などの浸入を防止する役割を果たす。
[0064]
 第1の壁層41は、額縁領域Fにおいて、平坦化膜39の外周に2つ設けられている。各第1の壁層41は、平坦化膜39の周囲全周に亘って延びる矩形枠状に形成されている。これら2つの第1の壁層41は、互いに相似形とされ、額縁領域Fの幅方向に互いに間隔をあけて配置されている。各第1の壁層41は、平坦化膜39と同一層に同一材料によって形成されている。
[0065]
 内側に位置する第1の壁層41と平坦化膜39との間には、平坦化膜39よりも下層(第2の額縁容量電極67)を露出させる第1のスリット81が枠状に形成されている。2つの第1の壁層41の間には、平坦化膜39よりも下層(第2の額縁容量電極67)を露出させる第2のスリット83が枠状に形成されている。
[0066]
 第3の額縁容量電極51、第1の層間絶縁膜31、第1の額縁容量電極57、第2の層間絶縁膜35および第2の額縁容量電極67は、図7に示すように、額縁キャパシタ85を構成している。
[0067]
 第3の額縁容量電極51は、島状に設けられている。第1の額縁容量電極57は、第1の層間絶縁膜31を介して第3の額縁容量電極51と対向するように設けられている。第2の額縁容量電極67は、第2の層間絶縁膜35を介して第3の額縁容量電極51と対向するように設けられている。
[0068]
 額縁キャパシタ85は、図1に示すように、額縁領域Fのうち表示領域Dを介して端子部Tとは反対側に位置する辺を構成する部分に、表示領域Dにおける端子部Tと対向する2辺のうち端子部Tから遠い側の辺に沿うように2つ設けられている(図1で斜線を付した部分)。2つの額縁キャパシタ85は、第1の額縁キャパシタ85aと、第2の額縁キャパシタ85bとである。
[0069]
 第1の額縁キャパシタ85aは、図6および図7に示すように、平坦化膜39の外周に配置されている。第1の額縁キャパシタ85aを構成する第3の額縁容量電極51、第1の額縁容量電極57および第2の額縁容量電極67はそれぞれ、平坦化膜39の外周端部に対応する位置から外側に位置する第1の壁層41に重なる位置にかけての領域に設けられている。このように、第1の額縁キャパシタ85aは、第1のスリット81と対応する箇所にも第2のスリット83と対応する箇所にも配置されている。
[0070]
 第1の額縁キャパシタ85aの第1の額縁容量電極57は、図示しないがハイレベル電源配線65に接続されている。この第1の額縁容量電極57には、当該第1の額縁容量電極57を貫通する第1の開口87が形成されている。第1の額縁キャパシタ85aの第2の額縁容量電極67は、ローレベル電源配線11に接続されている。
[0071]
 第1の額縁キャパシタ85aの第3の額縁容量電極51は、第1の開口87の内側で第1の層間絶縁膜31および第2の層間絶縁膜35に形成された第1のコンタクトホール89を介して第2の額縁容量電極67に接続されている。この第1のコンタクトホール89は第1の開口87と共に、第1のスリット81と対応する箇所に位置しており、表示領域Dの辺に沿って互いに間隔をあけて複数形成されている。
[0072]
 第2の額縁キャパシタ85bは、トレンチ79に対応する箇所に配置されている。第2の額縁キャパシタ85bを構成する第3の額縁容量電極51、第1の額縁容量電極57および第2の額縁容量電極67はそれぞれ、トレンチ79に対応する箇所およびその両側の領域に設けられている。このように、第2の額縁キャパシタ85bは、トレンチ79に対応する箇所に配置されている。
[0073]
 第2の額縁キャパシタ85bの第1の額縁容量電極57は、第1の層間絶縁膜31に形成されたコンタクトホール89を介してハイレベル電源配線65に接続されている。この第1の額縁容量電極57には、当該第1の額縁容量電極57を貫通する第1の開口87が形成されている。第2の額縁キャパシタ85bの第2の額縁容量電極67は、発光素子層19に含まれる中継ぎ導電膜93を介して第1の額縁キャパシタ85aの第2の額縁容量電極67に接続されている。
[0074]
 第2の額縁キャパシタ85bの第3の額縁容量電極51は、第1の開口87の内側で第1の層間絶縁膜31および第2の層間絶縁膜35に形成された第1のコンタクトホール89を介して第2の額縁容量電極67に接続されている。この第1のコンタクトホール89は第1の開口87と共に、トレンチ79と対応する箇所に位置しており、表示領域の辺に沿って互いに間隔をあけて複数形成されている。
[0075]
  -発光素子層の構成 -
 発光素子層19は、図3に示すように、平坦化膜39上に設けられている。発光素子層19は、平坦化膜39上に順に設けられた、第1の電極91および中継ぎ導電膜93と、エッジカバー95、フォトスペーサ97および第2の壁層99と、有機EL層101と、第2の電極103とを備えている。
[0076]
 第1の電極91、有機EL層101および第2の電極103は、有機EL素子105を構成している。有機EL素子105は、サブ画素5毎に設けられている。すなわち、発光素子層19は、複数の有機EL素子105を含んでいる。有機EL素子105は、発光素子の一例である。有機EL素子105は、例えばトップエミッション型の構造を採用している。
[0077]
 第1の電極91は、各サブ画素5に設けられている。第1の電極91は、対応するサブ画素5における第6のTFT69fのドレイン電極63に対し、平坦化膜39に形成されたコンタクトホール107を介して接続されている。これら第1の電極91は、有機EL層101に正孔(ホール)を注入する陽極として機能し、光反射性を有している。
[0078]
 第1の電極91の材料としては、例えば、銀(Ag)、アルミニウム(Al)、バナジウム(V)、コバルト(Co)、ニッケル(Ni)、タングステン(W)、金(Au)、チタン(Ti)、ルテニウム(Ru)、マンガン(Mn)、インジウム(In)、イッテルビウム(Yb)、フッ化リチウム(LiF)、白金(Pt)、パラジウム(Pd)、モリブデン(Mo)、イリジウム(Ir)、スズ(Sn)等の金属材料が挙げられる。
[0079]
 また、第1の電極91の材料は、例えば、アスタチン(At)/酸化アスタチン(AtO )等の合金であっても構わない。さらに、第1の電極91の材料は、例えば、酸化スズ(SnO)、酸化亜鉛(ZnO)、インジウムスズ酸化物(ITO)、インジウム亜鉛酸化物(IZO)のような導電性酸化物等であってもよい。
[0080]
 第1の電極91は、有機EL層101への正孔注入効率を向上させるために、仕事関数の大きな材料で形成するのがより好ましい。また、第1の電極91は、上記材料からなる層を複数積層して形成されていてもよい。
[0081]
 有機EL層101は、個々の第1の電極91上に設けられている。有機EL層101は、発光機能層の一例である。この有機EL層101は、図5に示すように、第1の電極91上に順に設けられた、正孔注入層109、正孔輸送層111、発光層113、電子輸送層115および電子注入層117を有している。
[0082]
 正孔注入層109は、陽極バッファ層とも呼ばれ、第1の電極91と有機EL層101とのエネルギーレベルを近づけて、第1の電極91から有機EL層101へ正孔が注入される効率を改善する機能を有している。正孔注入層109の材料としては、例えば、例えば、トリアゾール誘導体、オキサジアゾール誘導体、イミダゾール誘導体、ポリアリールアルカン誘導体、ピラゾリン誘導体、フェニレンジアミン誘導体、オキサゾール誘導体、スチリルアントラセン誘導体、フルオレノン誘導体、ヒドラゾン誘導体、スチルベン誘導体などが挙げられる。
[0083]
 正孔輸送層111は、正孔を発光層113まで効率よく移動させる機能を有している。正孔輸送層111の材料としては、例えば、ポルフィリン誘導体、芳香族第三級アミン化合物、スチリルアミン誘導体、ポリビニルカルバゾール、ポリ-p-フェニレンビニレン、ポリシラン、トリアゾール誘導体、オキサジアゾール誘導体、イミダゾール誘導体、ポリアリールアルカン誘導体、ピラゾリン誘導体、ピラゾロン誘導体、フェニレンジアミン誘導体、アリールアミン誘導体、アミン置換カルコン誘導体、オキサゾール誘導体、スチリルアントラセン誘導体、フルオレノン誘導体、ヒドラゾン誘導体、スチルベン誘導体、水素化アモルファスシリコン、水素化アモルファス炭化シリコン、硫化亜鉛、セレン化亜鉛などが挙げられる。
[0084]
 発光層113は、第1の電極91および第2の電極103によって電圧が印加された際に、第1の電極91から注入された正孔と第2の電極103から注入された電子を再結合させて発光する機能を有している。発光層113は、例えば、個々のサブ画素5における有機EL素子105の発光色(例えば赤色、緑色または青色)に合わせて異なる材料により形成されている。
[0085]
 発光層113の材料としては、例えば、例えば、金属オキシノイド化合物[8-ヒドロキシキノリン金属錯体]、ナフタレン誘導体、アントラセン誘導体、ジフェニルエチレン誘導体、ビニルアセトン誘導体、トリフェニルアミン誘導体、ブタジエン誘導体、クマリン誘導体、ベンズオキサゾール誘導体、オキサジアゾール誘導体、オキサゾール誘導体、ベンズイミダゾール誘導体、チアジアゾール誘導体、ベンズチアゾール誘導体、スチリル誘導体、スチリルアミン誘導体、ビススチリルベンゼン誘導体、トリススチリルベンゼン誘導体、ペリレン誘導体、ペリノン誘導体、アミノピレン誘導体、ピリジン誘導体、ローダミン誘導体、アクイジン誘導体、フェノキサゾン、キナクリドン誘導体、ルブレン、ポリ-p-フェニレンビニレン、ポリシランなどが挙げられる。
[0086]
 電子輸送層115は、電子を発光層113まで効率よく移動させる機能を有している。電子輸送層115の材料としては、例えば、例えば、有機化合物として、オキサジアゾール誘導体、トリアゾール誘導体、ベンゾキノン誘導体、ナフトキノン誘導体、アントラキノン誘導体、テトラシアノアントラキノジメタン誘導体、ジフェノキノン誘導体、フルオレノン誘導体、シロール誘導体、金属オキシノイド化合物などが挙げられる。
[0087]
 電子注入層117は、陰極バッファ層とも呼ばれ、第2の電極103と有機EL層101とのエネルギーレベルを近づけて、第2の電極103から有機EL層101への電子注入効率を向上させる機能を有している。電子注入層117の材料としては、例えば、フッ化リチウム(LiF)、フッ化マグネシウム(MgF )、フッ化カルシウム(CaF )、フッ化ストロンチウム(SrF )、フッ化バリウム(BaF )のような無機アルカリ化合物、酸化アルミニウム(Al )、酸化ストロンチウム(SrO)などが挙げられる。
[0088]
 第2の電極103は、複数のサブ画素5に共通して設けられている。第2の電極103は、有機EL層101およびエッジカバー95を覆っており、有機EL層101を介して第1の電極91に重なっている。第2の電極103は、有機EL層101に電子を注入する陰極として機能し、光透過性を有している。
[0089]
 第2の電極103の材料としては、例えば、銀(Ag)、アルミニウム(Al)、バナジウム(V)、コバルト(Co)、ニッケル(Ni)、タングステン(W)、金(Au)、カルシウム(Ca)、チタン(Ti)、イットリウム(Y)、ナトリウム(Na)、ルテニウム(Ru)、マンガン(Mn)、インジウム(In)、マグネシウム(Mg)、リチウム(Li)、イッテルビウム(Yb)、フッ化リチウム(LiF)などが挙げられる。
[0090]
 また、第2の電極103は、例えば、マグネシウム(Mg)/銅(Cu)、マグネシウム(Mg)/銀(Ag)、ナトリウム(Na)/カリウム(K)、アスタチン(At)/酸化アスタチン(AtO2)、リチウム(Li)/アルミニウム(Al)、リチウム(Li)/カルシウム(Ca)/アルミニウム(Al)、フッ化リチウム(LiF)/カルシウム(Ca)/アルミニウム(Al)などの合金により形成されていてもよい。
[0091]
 また、第2の電極103は、例えば、酸化スズ(SnO)、酸化亜鉛(ZnO)、インジウムスズ酸化物(ITO)、インジウム亜鉛酸化物(IZO)などの導電性酸化物により形成されていてもよい。第2の電極103は、有機EL層101への電子注入効率を向上させるために、仕事関数の小さな材料で形成するのがより好ましい。また、第2の電極103は、上記材料からなる層を複数積層して形成されていてもよい。
[0092]
 エッジカバー95は、隣り合うサブ画素5の第1の電極91を区画している。エッジカバー95は、全体として格子状に形成され、各第1の電極91の外周端部を覆っている。エッジカバー95の材料としては、例えば、ポリイミド樹脂、アクリル樹脂、ポリシロキサン樹脂、ノボラック樹脂などの有機材料が挙げられる。
[0093]
 エッジカバー95の表面の一部は、上方に突出して、フォトスペーサ119を構成している。図6および図7に示すように、フォトスペーサ119は、額縁領域Fにも設けられている。第2の壁層99は、各第1の壁層41上に設けられている。エッジカバー95、フォトスペーサ119および第2の壁層99は、同一層に同一材料によって形成されている。
[0094]
 内側に位置する第1の壁層41と第2の壁層99との積層体は、第1の堰き止め壁121を構成している。外側に位置する第1の壁層41と第2の壁層99との積層体は、第2の堰き止め壁123を構成している。第1の堰き止め壁121および第2の堰き止め壁123は、有機EL表示装置1の製造過程において、封止膜21を構成する有機封止層127を形成する有機材料の塗布時に、当該有機材料の額縁領域Fの外側への広がりを堰き止める役割を果たすものである。第1のスリット81は、平坦化膜39と第1の堰き止め壁121との間に形成されているとも言える。第2のスリット83は、第1の堰き止め壁121と第2の堰き止め壁123との間に形成されているとも言える。
[0095]
 中継ぎ導電膜93は、第1の電極91と同一層に同一材料によって形成されている。中継ぎ導電膜93は、額縁領域Fにおいて、平坦化膜39上から第1のスリット81および第2のスリット83を経て第2の堰き止め壁123にかけての領域に設けられている。中継ぎ導電膜93は、第1の堰き止め壁121を構成する第1の壁層41と第2の壁層99との間、および第2の堰き止め壁123を構成する第1の壁層41と第2の壁層99との間に位置している。
[0096]
 中継ぎ導電膜93は、第1のスリット81の内側および第2のスリット83の内側において、第1の額縁キャパシタ85aの第2の額縁容量電極67に接触して接続されている。そして、中継ぎ導電膜93は、平坦化膜39上において、トレンチ79よりも表示領域D側からトレンチ79よりも平坦化膜39の外側に設けられている。中継ぎ導電膜93は、トレンチ79の内面を覆っており、トレンチ79の内側で露出した第2の額縁キャパシタ85bの第2の額縁容量電極67と接触して接続されている。
[0097]
 第2の電極103は、平坦化膜39上において、トレンチ79よりも平坦化膜39の外側からトレンチ79よりも表示領域D側に設けられている。第2の電極103は、中継ぎ導電膜93ともどもトレンチ79の内面を覆っており、トレンチ79の内側で中継ぎ導電膜93と接触して接続されている。このように、中継ぎ導電膜93は、表示領域Dと第1のスリット81との間で第2の電極103と接触している。
[0098]
 第1の額縁キャパシタ85aの第2の額縁容量電極67および第3の額縁容量電極51は、第1のスリット81の内側および第2のスリット83の内側で中継ぎ導電膜93に接続され、中継ぎ導電膜93を介して第2の電極103に接続されている。第2の電極103は、第1の額縁キャパシタ85aの第2の額縁容量電極67を介してローレベル電源配線11に接続されている。第1の額縁キャパシタ85aは、第1の額縁容量電極57と第2の額縁容量電極67との間、第1の額縁容量電極57と第3の額縁容量電極51との間にそれぞれ、ハイレベル電源配線65とローレベル電源配線11との電位差とに応じた電荷を蓄えるようになっている。
[0099]
 第2の額縁キャパシタ85bの第2の額縁容量電極67および第3の額縁容量電極51は、トレンチ79の内側で中継ぎ導電膜93を介して第2の電極103に接続されている。また、これら第2の額縁容量電極67および第3の額縁容量電極51は、中継ぎ導電膜93を介して第1の額縁キャパシタ85aの第2の額縁容量電極67に接続され、その第2の額縁容量電極67を介してローレベル電源配線11に接続されている。第2の額縁キャパシタ85bも、第1の額縁容量電極57と第2の額縁容量電極67との間、第1の額縁容量電極57と第3の額縁容量電極51との間にそれぞれ、ハイレベル電源配線65とローレベル電源配線11との電位差とに応じた電荷を蓄えるようになっている。
[0100]
  - 封止膜の構成 -
 封止膜21は、各有機EL素子105を覆うように設けられ、各有機EL素子105の有機EL層101を水分や酸素などから保護する機能を有している。封止膜21は、第2の電極103を覆うように設けられた第1の無機封止層125と、第1の無機封止層125上に設けられた有機封止層127と、有機封止層127上に設けられた第2の無機封止層129とを備えている。
[0101]
 第1の無機封止層125および第2の無機封止層129は、例えば、酸化シリコン(SiO2)や酸化アルミニウム(Al2O3)、四窒化三ケイ素(Si3N4)のような窒化シリコン(SiNx)、炭窒化ケイ素(SiCN)などの無機材料により形成されている。また、有機封止層127は、例えば、アクリル樹脂、ポリ尿素樹脂、パリレン樹脂、ポリイミド樹脂、ポリアミド樹脂などの有機材料により形成されている。
[0102]
  〈有機EL表示装置の表示動作〉
 上記構成の有機EL表示装置1では、各サブ画素5において、エミッション制御配線47が選択されて非活性状態とされると、有機EL素子105は非発光状態となる。その状態で、当該サブ画素5のゲート配線43の1つ前に走査されるゲート配線43が選択され、そのゲート配線43を介してゲート信号が第1のTFT69aに入力されることにより、第1のTFT69aおよび第4のTFT69dがオン状態となり、初期化電源配線53の電圧が画素キャパシタ73に印加される。それによって、画素キャパシタ73の電荷が放電されて、第4のTFT69dのゲート電極45にかかる電圧が初期化される。
[0103]
 次に、ゲート配線43が選択されて活性状態とされることにより、第2のTFT69bおよび第3のTFT69cがオン状態となり、ソース配線59を介して伝達されるソース信号に対応する所定の電圧がダイオード接続状態の第4のTFT69dを介して画素キャパシタ73に書き込まれると共に、第7のTFT69gがオン状態となり、初期化電源配線53の電圧が有機EL素子105の第1の電極91に印加されて、第1の電極91に蓄積された電荷がリセットされる。その後、エミッション制御配線47が活性状態とされて、第5のTFT69eおよび第6のTFT69fがオン状態となり、第4のTFT69dのゲート電極45にかかる電圧に応じた駆動電流がハイレベル電源配線65から有機EL素子105に供給される。それにより、有機EL素子105が駆動電流に応じた輝度で発光して画像表示が行われる。
[0104]
 この第1の実施形態の有機EL表示装置1によれば、額縁領域Fのうち表示領域Dを介して端子部Tとは反対側に位置する部分に、表示領域Dのうち端子部Tから遠い側の辺に沿うように第1の額縁キャパシタ85aおよび第2の額縁キャパシタ85bが設けられ、これら第1の額縁キャパシタ85aおよび第2の額縁キャパシタ85bの各第1の額縁容量電極57がハイレベル電源配線65に、第2の額縁容量電極67および第3の額縁容量電極51がローレベル電源配線11にそれぞれ電気的に接続されているので、ハイレベル電源配線65にIRドロップが発生したときには、第1の額縁キャパシタ85aおよび第2の額縁キャパシタ85bからハイレベル電源配線65に電荷が補われて、ハイレベル電源配線65の電位を補償することができる。そのことで、有機EL素子105の第1の電極91と第2の電極103との間にかかる電圧のうちIRドロップで降下する分の電圧を補うことができる。これにより、IRドロップによるサブ画素5の輝度低下を抑制し、表示品質を向上させることができる。
[0105]
 《第1の実施形態の変形例1》
 図8は、この変形例1の有機EL表示装置1の図5に相当する箇所の平面図である。図9は、図8のVIX-VIX線における有機EL表示装置1の断面図である。
[0106]
 この変形例1の有機EL表示装置1では、図8および図9に示すように、第1の額縁キャパシタ85aを構成する第2の額縁容量電極67と第3の額縁容量電極51とを接続するために、第1の額縁容量電極57に形成された第1の開口87と、第1の開口87の内側で第1の層間絶縁膜31および第2の層間絶縁膜35に形成された第1のコンタクトホール89とが、第1の堰き止め壁121と対応する箇所に位置しており、表示領域Dの辺に沿って互いに間隔をあけて複数形成されている。
[0107]
 《第1の実施形態の変形例2》
 図10は、この変形例2の有機EL表示装置1の図5に相当する箇所の平面図である。図11は、図10のXI-XI線における有機EL表示装置1の断面図である。
[0108]
 この変形例2の有機EL表示装置1では、図10および図11に示すように、第1の額縁キャパシタ85aを構成する第2の額縁容量電極67と第3の額縁容量電極51とを接続するために、第1の額縁容量電極57に形成された第1の開口87と、第1の開口87の内側で第1の層間絶縁膜31および第2の層間絶縁膜35に形成された第1のコンタクトホール89とが、第2のスリット83と対応する箇所に位置しており、表示領域Dの辺に沿って互いに間隔をあけて複数形成されている。
[0109]
 《第1の実施形態の変形例3》
 図12は、この変形例3の有機EL表示装置1の図5に相当する箇所の平面図である。図13は、図12のXIII-XIII線における有機EL表示装置1の断面図である。
[0110]
 この変形例3の有機EL表示装置1では、図12および図13に示すように、第1の額縁キャパシタ85aを構成する第2の額縁容量電極67と第3の額縁容量電極51とを接続するために、第1の額縁容量電極57に形成された第1の開口87と、第1の開口87の内側で第1の層間絶縁膜31および第2の層間絶縁膜35に形成された第1のコンタクトホール89とが、第2の堰き止め壁123と対応する箇所に位置しており、表示領域Dの辺に沿って互いに間隔をあけて複数形成されている。
[0111]
 《第1の実施形態の変形例4》
 図14は、この変形例4の有機EL表示装置1の図5に相当する箇所の平面図である。図15は、図14のXV-XV線における有機EL表示装置1の断面図である。
[0112]
 この変形例4の有機EL表示装置1では、図14および図15に示すように、第1の額縁キャパシタ85aを構成する第2の額縁容量電極67と第3の額縁容量電極51とを接続するために、第1の額縁容量電極57に形成された第1の開口87と、第1の開口87の内側で第1の層間絶縁膜31および第2の層間絶縁膜35に形成された第1のコンタクトホール89とが、平坦化膜39の外周部分と対応する箇所に位置しており、表示領域Dの辺に沿って複数形成されている。
[0113]
 《第1の実施形態の変形例5》
 図16は、この変形例5の有機EL表示装置1の図5に相当する箇所の平面図である。図17は、図16のXVII-XVII線における有機EL表示装置1の断面図である。
[0114]
 この変形例5の有機EL表示装置1では、図16および図17に示すように、第1の額縁キャパシタ85aを構成する第2の額縁容量電極67と第3の額縁容量電極51とを接続するために、第1の額縁容量電極57に形成された第1の開口87と、第1の開口87の内側で第1の層間絶縁膜31および第2の層間絶縁膜35に形成された第1のコンタクトホール89とが、第1のスリット81と対応する箇所、第1の堰き止め壁121と対応する箇所と、第2のスリット83と対応する箇所と、第2の堰き止め壁123と対応する箇所と、平坦化膜39の外周部分と対応する箇所とにそれぞれ位置しており、それら各箇所で表示領域Dの辺に沿って互いに間隔をあけて複数形成されている。
[0115]
 以上に説明した第1の実施形態およびその変形例1~5の有機EL表示装置1における第2の額縁容量電極67と第3の額縁容量電極51とを接続するための第1のコンタクトホール89の形成位置は例示に過ぎず、当該コンタクトホール89は、少なくとも1つ設けられていればよく、任意の位置に形成することができる。
[0116]
 また、第1の実施形態およびその変形例1~5の有機EL表示装置1では、額縁キャパシタ85が、平坦化膜39の外周箇所(第1のスリット81および第2のスリット83に対応する箇所)に設けられた第1の額縁キャパシタ85aと、トレンチ79に対応する箇所に設けられた第2の額縁キャパシタ85bとに分けて設けられている態様を例示したが、額縁キャパシタ85は、第1の額縁キャパシタ85aと第2の額縁キャパシタ85bとを一体化したような態様でトレンチ79に対応する箇所から平坦化膜39の外周箇所に亘って一続きに設けられていてもよい。
[0117]
 《第2の実施形態》
 この第2の実施形態の有機EL表示装置1は、額縁キャパシタ85の構成が上記第1の実施形態の有機EL表示装置1と異なる。なお、この第2の実施形態では、額縁キャパシタ85の構成が上記第1の実施形態と異なる他は、有機EL表示装置1について上記第1の実施形態と同様に構成されている。図18は、この第2の実施形態の有機EL表示装置1の概略構成を示す平面図である。図19は、図18のXIXで囲んだ有機EL表示装置1の額縁領域Fの構成を示す平面図である。図20は、図19のXX-XX線における有機EL表示装置1の断面図である。
[0118]
 この第2の実施形態の有機EL表示装置1では、図18に示すように、額縁キャパシタ85が、額縁領域Fのうち表示領域Dを介して端子部Tとは反対側に位置する1辺を構成する部分に、表示領域Dにおける端子部Tと対向する2辺のうち端子部Tから遠い側の辺に沿うように1つ設けられている。この額縁キャパシタ85は、平坦化膜39の内側の領域から外側の領域に亘って一続きに設けられている(図18で斜線を付した部分)。
[0119]
 額縁キャパシタ85は、第1の額縁容量電極57と、第2の層間絶縁膜35と、第2の額縁容量電極67と、第1の層間絶縁膜31と、第3の額縁容量電極51とに加え、第4の額縁容量電極131と、ゲート絶縁膜27とを備えている。図20に示すように、第1の額縁容量電極57、第2の額縁容量電極67、第3の額縁容量電極51および第4の額縁容量電極131はそれぞれ、トレンチ79よりも表示領域D側の位置から第2の堰き止め壁123と重なる位置にかけての領域に設けられている。
[0120]
 第1の額縁容量電極57は、第2の層間絶縁膜35に形成されたコンタクトホール89を介してハイレベル電源配線65に接続されている。この第1の額縁容量電極57において、トレンチ79に対応する箇所と、平坦化膜39の外周部分に重なる箇所とには、当該第1の額縁容量電極57を貫通する第1の開口87がそれぞれ形成されている。
[0121]
 第2の額縁容量電極35は、トレンチ79の内側と、第1のスリット81の内側と、第2のスリット83の内側とにおいて、中継ぎ導電膜93と接触して接続されている。第2の額縁容量電極35は、各第1の開口87の内側で第1の層間絶縁膜31および第2の層間絶縁膜35に形成された第1のコンタクトホール89を介して第3の額縁容量電極51と接続されている。第3の額縁容量電極51における平坦化膜39と重なる箇所には、当該第3の額縁容量電極51を貫通する第2の開口133が形成されている。
[0122]
 第4の額縁容量電極131は、半導体層25と同一層に同一材料によって形成されており、半導体層25が導体化された層により構成されている。第4の額縁容量電極131は、ゲート絶縁膜27を介して第3の額縁容量電極51と対向するように設けられている。第1の額縁容量電極57は、第2の開口133の内側でゲート絶縁膜27に形成された第2のコンタクトホール135を介して第4の額縁容量電極131と接続されている。第4の額縁容量電極131は、第1の額縁容量電極57を介してハイレベル電源配線65と接続されている。
[0123]
 第2の額縁容量電極35と第3の額縁容量電極51とを接続するために、第1の額縁容量電極57に形成された第1の開口87と、第1の開口87の内側で第1の層間絶縁膜31および第2の層間絶縁膜35に形成された第1のコンタクトホール89とは、図19および図20に示すように、トレンチに対応する箇所と、平坦化膜39の外周部分に対応する箇所とに位置しており、上記第1の実施形態の変形例4と同様に、表示領域Dの辺に沿って互いに間隔をあけて複数形成されている。第1の額縁容量電極57と第4の額縁容量電極131とを接続するために、第3の額縁容量電極51に形成された第2の開口133と、第2の開口133の内側でゲート絶縁膜27に形成された第2のコンタクトホール135とは、トレンチ79と第1のスリット81との間で平坦化膜39に対応する箇所に位置しており、表示領域Dの辺に沿って複数形成されている。
[0124]
 この第2の実施形態の有機EL表示装置1によると、額縁キャパシタ85がトレンチ79と第2の堰き止め壁123との間に亘って設けられているので、額縁キャパシタ85の蓄電容量が増大する。また、ローレベル電源配線11に接続された第3の額縁容量電極51に対し、ハイレベル電源配線65に接続された第4の額縁容量電極131がゲート絶縁膜27を介して対向するように設けられているので、第3の額縁容量電極51と第4の額縁容量電極131との間にも電荷が蓄えられる分、額縁キャパシタ85の蓄電容量が増大する。これらのことは、有機EL素子105の第1の電極91と第2の電極103との間にかかる電圧のうちIRドロップで降下する分の電圧を補うのに有利である。
[0125]
 《第2の実施形態の変形例1》
 図21は、この変形例1に係る有機EL表示装置1の図5に相当する箇所の平面図である。図22は、図21のXXII-XXII線における有機EL表示装置1の断面図である。
[0126]
 この変形例1の有機EL表示装置1では、図21および図22に示すように、額縁キャパシタ85を構成する第1の額縁容量電極57と第4の額縁容量電極131とを接続するために、第3の額縁容量電極51に形成された第2の開口133と、第2の開口133の内側でゲート絶縁膜27に形成された第2のコンタクトホール135とが、第1のスリット81と対応する箇所に位置しており、表示領域Dの辺に沿って互いに間隔をあけて複数形成されている。
[0127]
 《第2の実施形態の変形例2》
 図23は、この変形例2に係る有機EL表示装置1の図5に相当する箇所の平面図である。図24は、図23のXXIV-XXIV線における有機EL表示装置1の断面図である。
[0128]
 この変形例2の有機EL表示装置1では、図23および図24に示すように、額縁キャパシタ85を構成する第1の額縁容量電極57と第4の額縁容量電極131とを接続するために、第3の額縁容量電極51に形成された第2の開口133と、第2の開口133の内側でゲート絶縁膜27に形成された第2のコンタクトホール135とが、第1の堰き止め壁121と対応する箇所に位置しており、表示領域Dの辺に沿って互いに間隔をあけて複数形成されている。
[0129]
 《第2の実施形態の変形例3》
 図25は、この変形例3に係る有機EL表示装置1の図5に相当する箇所の平面図である。図26は、図25のXXVI-XXVI線における有機EL表示装置1の断面図である。
[0130]
 この変形例3の有機EL表示装置1では、図25および図26に示すように、額縁キャパシタ85を構成する第1の額縁容量電極57と第4の額縁容量電極131とを接続するために、第3の額縁容量電極51に形成された第2の開口133と、第2の開口133の内側でゲート絶縁膜27に形成された第2のコンタクトホール135とが、第2のスリット83と対応する箇所に位置しており、表示領域Dの辺に沿って互いに間隔をあけて複数形成されている。
[0131]
 《第2の実施形態の変形例4》
 図27は、この変形例4に係る有機EL表示装置1の図5に相当する箇所の平面図である。図28は、図27のXXVIII-XXVIII線における有機EL表示装置1の断面図である。
[0132]
 この変形例4の有機EL表示装置1では、図27および図28に示すように、額縁キャパシタ85を構成する第1の額縁容量電極57と第4の額縁容量電極131とを接続するために、第3の額縁容量電極51に形成された第2の開口133と、第2の開口133の内側でゲート絶縁膜27に形成された第2のコンタクトホール135とが、第2の堰き止め壁123と対応する箇所に位置しており、表示領域Dの辺に沿って互いに間隔をあけて複数形成されている。
[0133]
 《第2の実施形態の変形例5》
 図29は、この変形例5に係る有機EL表示装置1の図5に相当する箇所の平面図である。図30は、図29のXXX-XXX線における有機EL表示装置1の断面図である。
[0134]
 この変形例5の有機EL表示装置1では、図29および図30に示すように、額縁キャパシタ85を構成する第1の額縁容量電極57と第4の額縁容量電極131とを接続するために、第3の額縁容量電極51に形成された第2の開口133と、第2の開口133の内側でゲート絶縁膜27に形成された第2のコンタクトホール135とが、平坦化膜39の外周部分に対応する箇所と、第1のスリット81に対応する箇所と、第1の堰き止め壁121に対応する箇所と、第2のスリット83に対応する箇所と、第2の堰き止め壁123と対応する箇所とにそれぞれ位置し、それら各箇所で表示領域Dの辺に沿って互いに間隔をあけて複数形成されている。
[0135]
 以上に説明した第2の実施形態およびその変形例1~5の有機EL表示装置1における第1の額縁容量電極57と第4の額縁容量電極131とを接続するための第2のコンタクトホール135の形成位置は例示に過ぎず、当該コンタクトホール135は、少なくとも1つ設けられていればよく、任意の位置に形成することができる。
[0136]
 また、第2の実施形態およびその変形例1~5の有機EL表示装置1では、額縁キャパシタ85がトレンチ79に対応する箇所から平坦化膜39の外周箇所(第1のスリット81および第2のスリット83に対応する箇所)に亘って一続きに設けられている態様を例示したが、額縁キャパシタ85は、第1の実施形態の如く平坦化膜39の外周箇所に設けられた第1の額縁キャパシタ85aと、トレンチ79に対応する箇所に設けられた第2の額縁キャパシタ85bとに分けて設けられていてもよい。
[0137]
 《第1の実施形態および第2の実施形態の変形例》
 図31は、この変形例に係る有機EL表示装置1の概略構成を示す平面図である。
[0138]
 この変形例の有機EL表示装置1では、図31に示すように、額縁キャパシタ85が、額縁領域Fのうち表示領域Dを介して端子部Tとは反対側に位置する1辺を構成する部分のみならず、駆動回路9を避けて、端子部Tが設けられた1辺と隣接する2辺を構成する部分にも第1の堰き止め壁121および第2の堰き止め壁123に沿って延びるように設けられている(図30で斜線を付した部分)。額縁キャパシタ85はさらに、表示領域から端子部に向けて引き出された引き出し配線7を避けて、端子部Tが設けられた1辺を構成する部分の両側にも設けられている。
[0139]
 この変形例の有機EL表示装置1によると、額縁キャパシタ85が、額縁領域Fの比較的広い範囲に亘って設けられているので、額縁キャパシタ85の蓄電容量が増大する。このことは、有機EL素子105の第1の電極91と第2の電極103との間にかかる電圧のうちIRドロップで降下する分の電圧を補うのに有利である。
[0140]
 以上のように、本開示の技術の例示として、好ましい実施形態について説明した。しかし、本開示の技術は、これに限定されず、適宜、変更、置き換え、付加、省略などを行った実施の形態にも適用可能である。また、上記実施形態で説明した各構成要素を組み合わせて新たな実施の形態とすることも可能である。また、添付図面および詳細な説明に記載された構成要素の中には、課題解決のためには必須でない構成要素も含まれ得る。そのため、それらの必須でない構成要素が添付図面や詳細な説明に記載されていることを以て、直ちにそれらの必須でない構成要素が必須であるとの認定をするべきではない。
[0141]
 例えば、上記実施形態について、以下のような構成としてもよい。
[0142]
 上記第1の実施形態の有機EL表示装置1では、額縁キャパシタ85が第1の額縁容量電極57、第1の層間絶縁膜31、第2の額縁容量電極67、第2の層間絶縁膜35および第3の額縁容量電極51を備えているとしたが、本開示の技術はこれに限らない。額縁キャパシタ85は、第1の額縁容量電極57、第2の層間絶縁膜35および第2の額縁容量電極67のみにより構成されていてもよく、第1の額縁容量電極57、第1の層間絶縁膜31および第3の額縁容量電極51のみにより構成されていてもよい。
[0143]
 第1の堰き止め壁121および第2の堰き止め壁123はそれぞれ、第1の壁層41と第2の壁層99との積層体によって構成されているとしたが、本開示の技術はこれに限らない。第1の堰き止め壁121および第2の堰き止め壁123はそれぞれ、第1の壁層41または第2の壁層99のみで構成されていてもよい。
[0144]
 また、第1の堰き止め壁121と第2の堰き止め壁123とは、互いに異なる構成を採っていてもよい、例えば、第1の堰き止め壁121が第1の壁層41または第2の壁層99のみで構成され、第2の堰き止め壁123が第1の壁層41と第2の壁層99との積層体によって構成されていてもよい。また、第1の堰き止め壁121が第1の壁層41と第2の壁層99との積層体によって構成され、第2の堰き止め壁123が第1の壁層41または第2の壁層99のみで構成されていてもよい。
[0145]
 有機EL表示装置1について、第1の電極91を陽極とし、第2の電極103を陰極とした場合を例に挙げて説明したが、本開示の技術はこれに限らない。本開示の技術は、例えば、有機EL層101の積層構造を反転させて、第1の電極91を陰極とし、第2の電極103を陽極とした有機EL表示装置1にも適用することが可能である。この場合、ローレベル電源配線11が第1の電源配線に相当し、ハイレベル電源配線65が第2の電源配線に相当する。
[0146]
 有機EL層101は、各サブ画素5に個別に設けられているとしたが、本開示の技術はこれに限らない。有機EL層101は、複数のサブ画素5に共通して設けられていてもよい。この場合、有機EL表示装置1は、カラーフィルタを備えるなどして、各サブ画素5の色調表現を行っていてもよい。
[0147]
 各画素3を構成する3色のサブ画素5は、ストライプ配列で設けられている態様を例示したが、本開示の技術はこれに限らない。各画素3を構成するサブ画素5は3色に限らず、4色以上であってもよい。また、各画素3を構成する複数のサブ画素5の配列は、ペンタイル配列など、他の配列であっても構わない。
[0148]
 第1~第7のTFT69a,69b,69c,69d,69e,69f,69gは、トップゲート構造を採用しているとしたが、本開示の技術はこれに限らない。第1のTFT~第7のTFT69a,69b,69c,69d,69e,69f,69gは、ボトムゲート構造を採用していてもよい。また、サブ画素5毎に設けられるTFT69は、8つ以上であってもよいし、6つ以下であってもよい。
[0149]
 上記第1の実施形態では、正孔注入層109、正孔輸送層111、発光層113、電子輸送層115および電子注入層117からなる5層積層構造の有機EL層101を例示したが、本開示の技術はこれに限らない。有機EL層101には、例えば、正孔注入層兼正孔輸送層、発光層および電子輸送層兼電子注入層からなる3層積層構造を採用していてもよく、任意の構造を採用することが可能である。
[0150]
 上記第1の実施形態では、表示装置として有機EL表示装置1を例示したが、本開示の技術はこれに限らない。本開示の技術は、電流によって駆動される複数の発光素子を備えた表示装置に適用することが可能であり、例えば、量子ドット含有層を用いた発光素子であるQLED(Quantum-dot Light Emitting Diode)を備えた表示装置にも適用することが可能である。

符号の説明

[0151]
   B  折り曲げ部
   D  表示領域
   F  額縁領域
   T  端子部
   X  第1の方向
   Y  第2の方向
   1  有機EL表示装置
   3  画素
   5  サブ画素
   5b サブ画素
   5g サブ画素
   5r サブ画素
   7  引き出し配線
   9  駆動回路
  11  ローレベル電源配線(第1の配線、第2の電源配線)
  13  配線端子
  15  樹脂基板層(ベース基板)
  17  TFT層
  19  発光素子層
  21  封止膜
  23  ベースコート膜
  25  半導体層
  27  ゲート絶縁膜
  29  第1の導電層
  31  第1の層間絶縁膜
  33  第2の導電層
  35  第2の層間絶縁膜
  37  第3の導電層
  39  平坦化膜
  41  第1の壁層
  43  ゲート配線(第1の配線)
  45  ゲート電極
  47  エミッション制御配線(第1の配線)
  49  第1の画素容量電極
  51  第3の額縁容量電極(第3の容量電極)
  53  初期化電源配線(第2の配線)
  55  第2の画素容量電極
  57  第1の額縁容量電極(第1の容量電極)
  59  ソース配線(第3の配線)
  61  ソース電極
  63  ドレイン電極
  65  ハイレベル電源配線(第3の配線、第1の電源配線)
  67  第2の額縁容量電極(第2の容量電極)
  69  TFT
  69a 第1のTFT
  69b 第2のTFT
  69c 第3のTFT
  69d 第4のTFT
  69e 第5のTFT
  69f 第6のTFT
  69g 第7のTFT
  71  コンタクトホール
  73  画素キャパシタ
  75  コンタクトホール
  77  画素回路
  79  トレンチ
  81  第1のスリット
  83  第2のスリット
  85  額縁キャパシタ
  85a 第1の額縁キャパシタ
  85b 第2の額縁キャパシタ
  87  第1の開口
  89  第1のコンタクトホール
  91  第1の電極
  93  中継ぎ導電膜
  95  エッジカバー
  97  フォトスペーサ
  99  第2の壁層
 101  有機EL層(発光機能層)
 103  第2の電極
 105  有機EL素子(発光素子)
 107  コンタクトホール
 109  正孔注入層
 111  正孔輸送層
 113  発光層
 115  電子輸送層
 117  電子注入層
 119  フォトスペーサ
 121  第1の堰き止め壁
 123  第2の堰き止め壁
 125  第1の無機封止層
 127  有機封止層
 129  第2の無機封止層
 131  第4の額縁容量電極(第4の容量電極)
 133  第2の開口
 135  第2のコンタクトホール

請求の範囲

[請求項1]
 ベース基板と、
 前記ベース基板上に設けられた、複数の薄膜トランジスタを含む薄膜トランジスタ層と、
 前記薄膜トランジスタ層上に設けられた、複数の発光素子を含む発光素子層と、を備え、
 前記薄膜トランジスタの動作により制御される前記発光素子の発光によって画像表示を行う表示領域と、該表示領域の周囲に位置する額縁領域とが設けられ、
 前記発光素子層は、前記発光素子毎に設けられた第1の電極と、該第1の電極上に設けられた発光機能層と、前記複数の発光素子に対して共通に前記発光機能層上に設けられた第2の電極と、を有し
 前記薄膜トランジスタ層は、第1の配線と、該第1の配線を覆うように設けられた第1の層間絶縁膜と、該第1の層間絶縁膜上に設けられた第2の配線と、該第2の配線を覆うように設けられた第2の層間絶縁膜と、該第2の層間絶縁膜上に設けられた第3の配線と、を有し、
 前記第1の配線、前記第2の配線および前記第3の配線の少なくとも1つの配線は、
  前記表示領域に設けられると共に、前記薄膜トランジスタを介して前記第1の電極と電気的に接続される複数の第1の電源配線と、
  前記額縁領域に設けられると共に、前記第2の電極に電気的に接続される第2の電源配線とを構成し、
 前記表示領域の一方側における前記額縁領域には、前記第1の電源配線に第1の電源電圧を、前記第2の電源配線に前記第1の電源電圧とは異なる第2の電源電圧を供給するための端子を有する端子部が設けられている表示装置であって、
 前記額縁領域には、前記表示領域における前記端子部と対向する2辺のうち前記端子部から遠い側の辺に沿うように額縁キャパシタが設けられ、
 前記額縁キャパシタは、前記第2の配線と同一層に同一材料によって形成された第1の容量電極と、前記第2の層間絶縁膜を介して前記第1の容量電極と対向する、前記第3の配線と同一層に同一材料によって形成された第2の容量電極と、を有し、
 前記第1の容量電極は、前記複数の第1の電源配線と電気的に接続され、
 前記第2の容量電極は、前記第2の電源配線と電気的に接続されている
ことを特徴とする表示装置。
[請求項2]
 請求項1に記載された表示装置において、
 前記複数の発光素子を覆うように設けられた封止膜をさらに備え、
 前記額縁領域には、前記表示領域を囲む第1の堰き止め壁が設けられ、
 前記封止膜は、前記第1の堰き止め壁の内側に設けられた有機層を有し、
 前記薄膜トランジスタ層は、前記第3の配線を覆うように設けられた平坦化膜をさらに有し、
 前記額縁領域において、前記平坦化膜と前記第1の堰き止め壁との間には、前記平坦化膜よりも下層を露出させる第1のスリットが枠状に形成され、
 前記額縁領域には、前記表示領域と前記第1のスリットとの間で前記第2の電極と接触する中継ぎ導電膜が前記第1の電極と同一層に同一材料によって形成され、
 前記第2の容量電極は、前記中継ぎ導電膜を介して前記第2の電極と電気的に接続されている
ことを特徴とする表示装置。
[請求項3]
 請求項2に記載された表示装置において、
 前記額縁キャパシタは、前記第1のスリットと対応する箇所に配置されている
ことを特徴とする表示装置。
[請求項4]
 請求項3に記載された表示装置において、
 前記第2の容量電極と前記中継ぎ導電膜とは、前記第1のスリットの内側で互いに接触している
ことを特徴とする表示装置。
[請求項5]
 請求項2~4のいずれか1項に記載された表示装置において、
 前記額縁領域には、前記第1の堰き止め壁を囲む第2の堰き止め壁がさらに設けられ、
 前記第1の堰き止め壁と前記第2の堰き止め壁との間には、前記平坦化膜よりも下層を露出させる第2のスリットが枠状に設けられ、
 前記額縁キャパシタは、前記第2のスリットと対応する箇所に配置されている
ことを特徴とする表示装置。
[請求項6]
 請求項2~5のいずれか1項に記載された表示装置において、
 前記平坦化膜における前記表示領域と前記第1のスリットとの間の部分には、当該平坦化膜を貫通するトレンチが形成され、
 前記額縁キャパシタは、前記トレンチと対応する箇所に配置されている
ことを特徴とする表示装置。
[請求項7]
 請求項6に記載された表示装置において、
 前記第2の容量電極と前記中継ぎ導電膜とは、前記トレンチの内側で互いに接触している
ことを特徴とする表示装置。
[請求項8]
 請求項7に記載された表示装置において、
 前記額縁キャパシタは、前記トレンチと対応する箇所から前記第1のスリットと対応する箇所に亘って一続きに設けられている
ことを特徴とする表示装置。
[請求項9]
 請求項2~8のいずれか1項に記載された表示装置において、
 前記額縁キャパシタは、前記第1の層間絶縁膜を介して前記第2の容量電極と対向する第3の容量電極をさらに備え、
 前記第3の容量電極は、前記第1の配線と同一層に同一材料によって形成され、前記第2の容量電極と電気的に接続されている
ことを特徴とする表示装置。
[請求項10]
 請求項9に記載された表示装置において、
 前記第1の容量電極には、当該第1の容量電極を貫通する第1の開口が形成され、
 前記第1の層間絶縁膜および前記第2の層間絶縁膜には、前記第1の開口の内側で当該第1の層間絶縁膜および第2の層間絶縁膜を貫通する第1のコンタクトホールが形成され、
 前記第2の容量電極と前記第3の容量電極とは、前記第1のコンタクトホールを介して互いに電気的に接続されている
ことを特徴とする表示装置。
[請求項11]
 請求項10に記載された表示装置において、
 前記第1のコンタクトホールは、前記表示領域の辺に沿って互いに間隔をあけて複数形成されている
ことを特徴とする表示装置。
[請求項12]
 請求項10または11に記載された表示装置において、
 前記第1のコンタクトホールは、前記第1のスリットと対応する箇所に位置している
ことを特徴とする表示装置。
[請求項13]
 請求項10~12のいずれか1項に記載された表示装置において、
 前記第1のコンタクトホールは、前記第1の堰き止め壁と対応する箇所に位置している
ことを特徴とする表示装置。
[請求項14]
 請求項10~13のいずれか1項に記載された表示装置において、
 前記平坦化膜における前記表示領域と前記第1のスリットとの間の部分には、当該平坦化膜を貫通するトレンチが形成され、
 前記第1のコンタクトホールは、前記トレンチと対応する箇所に位置している
ことを特徴とする表示装置。
[請求項15]
 請求項10~14のいずれか1項に記載された表示装置において、
 前記第1のコンタクトホールは、前記平坦化膜と対応する箇所に位置している
ことを特徴とする表示装置。
[請求項16]
 請求項9~15のいずれか1項に記載された表示装置において、
 前記薄膜トランジスタ層は、前記第1の配線の下層に位置するゲート絶縁膜と、該ゲート絶縁膜の下層に位置する半導体層とをさらに有し、
 前記額縁キャパシタは、前記ゲート絶縁膜を介して前記第3の容量電極と対向する第4の容量電極をさらに備え、
 前記第4の容量電極は、前記半導体層と同一層に同一材料によって形成された半導体層が導体化されてなり、前記第1の容量電極と電気的に接続されている
ことを特徴とする表示装置。
[請求項17]
 請求項16に記載された表示装置において、
 前記第3の容量電極には、当該第3の容量電極を貫通する第2の開口が形成され、
 前記ゲート絶縁膜および前記第1の層間絶縁膜には、前記第2の開口の内側で当該ゲート絶縁膜および第1の層間絶縁膜を貫通する第2のコンタクトホールが形成され、
 前記第1の容量電極と第4の容量電極とは、前記第2のコンタクトホールを介して互いに電気的に接続されている
ことを特徴とする表示装置。
[請求項18]
 請求項17に記載された表示装置において、
 前記第2のコンタクトホールは、前記表示領域の辺に沿って互いに間隔をあけて複数形成されている
ことを特徴とする表示装置。
[請求項19]
 請求項17または18に記載された表示装置において、
 前記第2のコンタクトホールは、前記第1のスリットと対応する箇所に位置している
ことを特徴とする表示装置。
[請求項20]
 請求項17~19のいずれか1項に記載された表示装置において、
 前記第2のコンタクトホールは、前記第1の堰き止め壁と対応する箇所に位置している
ことを特徴とする表示装置。
[請求項21]
 請求項17~20のいずれか1項に記載された表示装置において、
 前記平坦化膜における前記表示領域と前記第1のスリットとの間の部分には、当該平坦化膜を貫通するトレンチが形成され、
 前記第2のコンタクトホールは、前記トレンチと対応する箇所に位置している
ことを特徴とする表示装置。
[請求項22]
 請求項17~21のいずれか1項に記載された表示装置において、
 前記第2のコンタクトホールは、前記平坦化膜と対応する箇所に位置している
ことを特徴とする表示装置。
[請求項23]
 請求項1~22のいずれか1項に記載された表示装置において、
 前記第1の配線として、第1の方向に延びる複数のゲート配線が設けられ、
 前記第3の配線として、前記第1の方向と交差する第2の方向に延びる複数のソース配線と、前記複数の第1の電源配線とが設けられ、
 前記第1の電源配線は、前記ソース配線と平行に延び、前記第2の層間絶縁膜に形成されたコンタクトホールを介して前記第2の容量電極と電気的に接続されている
ことを特徴とする表示装置。
[請求項24]
 請求項1~23のいずれか1項に記載された表示装置において、
 前記発光素子は、有機エレクトロルミネッセンス素子である
ことを特徴とする表示装置。

図面

[ 図 1]

[ 図 2]

[ 図 3]

[ 図 4]

[ 図 5]

[ 図 6]

[ 図 7]

[ 図 8]

[ 図 9]

[ 図 10]

[ 図 11]

[ 図 12]

[ 図 13]

[ 図 14]

[ 図 15]

[ 図 16]

[ 図 17]

[ 図 18]

[ 図 19]

[ 図 20]

[ 図 21]

[ 図 22]

[ 図 23]

[ 図 24]

[ 図 25]

[ 図 26]

[ 図 27]

[ 図 28]

[ 図 29]

[ 図 30]

[ 図 31]