Processing

Please wait...

Settings

Settings

Goto Application

1. WO2020194643 - DISPLAY DEVICE AND METHOD FOR DRIVING SAME

Document

明 細 書

発明の名称 表示装置およびその駆動方法

技術分野

0001  

背景技術

0002   0003   0004   0005   0006   0007   0008   0009   0010   0011   0012   0013   0014   0015   0016  

先行技術文献

特許文献

0017  

発明の概要

発明が解決しようとする課題

0018   0019  

課題を解決するための手段

0020   0021  

発明の効果

0022  

図面の簡単な説明

0023  

発明を実施するための形態

0024   0025   0026   0027   0028   0029   0030   0031   0032   0033   0034   0035   0036   0037   0038   0039   0040   0041   0042   0043   0044   0045   0046   0047   0048   0049   0050   0051   0052   0053   0054   0055   0056   0057   0058   0059   0060   0061   0062   0063   0064   0065   0066   0067   0068   0069   0070   0071   0072   0073   0074   0075   0076   0077   0078   0079   0080   0081   0082   0083   0084   0085   0086   0087   0088   0089   0090   0091   0092   0093   0094   0095   0096   0097   0098   0099   0100   0101   0102   0103   0104   0105   0106   0107   0108   0109   0110  

符号の説明

0111  

請求の範囲

1   2   3   4   5   6   7   8   9   10   11   12   13   14   15   16   17   18   19   20   21   22  

図面

1   2   3   4   5   6   7   8   9   10   11   12   13   14   15   16   17   18   19   20   21   22   23   24   25   26  

明 細 書

発明の名称 : 表示装置およびその駆動方法

技術分野

[0001]
 以下の開示は、表示装置およびその駆動方法に関し、より詳しくは、電流によって輝度が制御される表示素子(例えば、有機EL素子)を含む画素回路を備える表示装置およびその駆動方法に関する。

背景技術

[0002]
 近年、有機EL素子を含む画素回路を備えた有機EL表示装置が実用化されている。有機EL素子は、OLED(Organic Light-Emitting Diode)とも呼ばれており、それに流れる電流に応じた輝度で発光する自発光型の表示素子である。このように有機EL素子は自発光型の表示素子であるので、有機EL表示装置は、バックライトおよびカラーフィルタなどを要する液晶表示装置に比べて、容易に薄型化・低消費電力化・高輝度化などを図ることができる。
[0003]
 アクティブマトリクス型の有機EL表示装置には、複数の画素回路がマトリクス状に形成されている。各画素回路には、有機EL素子への電流の供給を制御する駆動トランジスタが含まれている。その駆動トランジスタとしては、典型的には、薄膜トランジスタ(TFT)が採用されている。しかしながら、薄膜トランジスタに関しては、劣化によって閾値電圧が変化する。有機EL表示装置の表示部には多数の駆動トランジスタが設けられており、劣化の程度は駆動トランジスタ毎に異なるので、閾値電圧にばらつきが生じる。その結果、輝度のばらつきが生じ、表示品位が低下する。また、有機EL素子に関しては、時間の経過とともに電流効率が低下する。すなわち、たとえ一定電流が有機EL素子に供給されたとしても、時間の経過とともに輝度が徐々に低下する。その結果、焼き付きが生じる。以上より、アクティブマトリクス型の有機EL表示装置では、駆動トランジスタの劣化や有機EL素子の劣化を補償する処理が従来より行われている。
[0004]
 補償処理の方式の1つとして外部補償方式が知られている。外部補償方式によれば、所定条件下で駆動トランジスタあるいは有機EL素子を流れる電流が画素回路の外部に設けられた回路で測定される。そして、その測定結果に基づき、入力画像信号に補正が施される。これにより、駆動トランジスタの劣化や有機EL素子の劣化が補償される。
[0005]
 なお、以下においては、画素回路内の回路素子(典型的には、駆動トランジスタや有機EL素子)の特性を検出するために所定条件下で当該回路素子を流れる電流を測定する一連の処理のことを「特性検出モニタ」といい、特性検出モニタに要する時間のことを単に「モニタ時間」という。また、画素回路内に設けられている駆動トランジスタの特性のことを「TFT特性」といい、画素回路内に設けられている有機EL素子の特性のことを「OLED特性」という。また、データ信号線に所望の電位(電圧)を印加して画素回路内の保持容量を充電することを「書き込み」という。
[0006]
 上記のような外部補償方式を採用した有機EL表示装置に関する発明は、例えば国際公開2014/141958号パンフレットに開示されている。国際公開2014/141958号パンフレットに開示された有機EL表示装置では、各画素回路とソースドライバとは、データ信号線およびモニタ線によって接続されている。特性検出モニタの実行の際には、データ信号線を介して特性検出用電位に基づく書き込みが行われ、モニタ線を流れる電流が画素回路の外部に設けられた回路で測定される。ところが、この構成によれば、データ信号線とは別にモニタ線が必要であるため、表示部内の配線数が多くなる。
[0007]
 そこで、データ信号線とモニタ線とを共用化した構成が、例えば国際公開2015/093097号パンフレットに開示されている。この構成では、ソースドライバ内に、所望の電位(電圧)をデータ信号線に印加する機能およびデータ信号線に流れている電流の大きさに応じたデータをモニタデータとして取得する機能を有する出力回路(電流モニタ回路を兼ねる出力回路)が列毎(データ信号線毎)に設けられている。図24は、データ信号線とモニタ線とが共用化されている場合の第i行第j列の画素回路900および第j列に対応する出力回路930の構成を示す回路図である。画素回路900は、表示素子としての1個の有機EL素子921と、3個のトランジスタT91~T93(コンデンサC91への書き込みを制御する書き込み制御トランジスタT91、有機EL素子921への電流の供給を制御する駆動トランジスタT92、およびTFT特性あるいはOLED特性を検出するか否かを制御するモニタ制御トランジスタT93)と、保持容量としての1個のコンデンサC91とを備えている。出力回路930は、オペアンプ931と、コンデンサ932と、制御信号S2によって状態が制御されるスイッチ933と、制御信号S1によって状態が制御されるスイッチ934と、制御信号S0によって状態が制御されるスイッチ935とを備えている。図24に関し、第i行の走査信号線には符号G(i)を付し、第i行のモニタ制御線には符号M(i)を付し、第j列のデータ信号線には符号S(j)を付している。
[0008]
 以上のような構成において、例えば、各垂直走査期間に1つの行についてのTFT特性の検出または1つの行についてのOLED特性の検出が行われる。なお、以下、任意の垂直走査期間に着目したときにTFT特性あるいはOLED特性の検出が行われている行のことを「モニタ行」といい、モニタ行以外の行のことを「通常行」という。また、以下、任意の行に関し、垂直走査期間のうち当該行の処理を行うための期間のことを「選択期間」という。表示部にm本の走査信号線G(1)~G(m)が設けられていると仮定すると、第i行がモニタ行となっている垂直走査期間には、走査信号線G(1)~G(m)は図25に示すように駆動される。モニタ行についての選択期間L2は、通常行についての選択期間L1よりも長くなっている。また、モニタ行については、選択期間L2のうちの最初の一部の期間と最後の一部の期間に、対応する走査信号がハイレベルとなっている。
[0009]
 図26は、上述の構成において特性検出モニタが実行される期間(以下、「特性検出期間」という。)の動作について説明するための信号波形図である。図26において、期間t1~t6が特性検出期間である。特性検出期間はモニタ行についての選択期間L2に相当する。以下、特性検出期間中の各期間t1~t6の動作を説明する。
[0010]
 期間t1には、制御信号S2,S1はハイレベルとなっていて、制御信号S0はローレベルとなっている。このため、スイッチ933,934はオン状態となっていて、スイッチ935はオフ状態となっている。このとき、データ信号線S(j)と出力回路930の内部データ線Sin(j)とは電気的に接続されている。また、期間t1には、走査信号G(i)およびモニタ制御信号M(i)はハイレベルで維持される。このため、書き込み制御トランジスタT91およびモニタ制御トランジスタT93はオン状態で維持される。以上のような状態で、初期化電位Vpcがデータ信号線S(j)に印加される。これにより、コンデンサC91の状態および有機EL素子921のアノード電位が初期化される。
[0011]
 期間t2になると、モニタ制御信号M(i)がハイレベルからローレベルに変化する。これにより、モニタ制御トランジスタT93がオフ状態となる。この状態で、特性検出用電位Vr_TFTまたは特性検出用電位Vr_OLEDがデータ信号線S(j)に印加される。データ信号線S(j)に特性検出用電位Vr_TFTが印加された場合には駆動トランジスタT92はオン状態となり、データ信号線S(j)に特性検出用電位Vr_OLEDが印加された場合には駆動トランジスタT92はオフ状態で維持される。
[0012]
 期間t3になると、走査信号G(i)はハイレベルからローレベルに変化し、モニタ制御信号M(i)はローレベルからハイレベルに変化する。これにより、書き込み制御トランジスタT91はオフ状態となり、モニタ制御トランジスタT93はオン状態となる。このような状態で、電流測定用電位Vm_TFTまたは電流測定用電位Vm_OLEDがデータ信号線S(j)に印加される。これにより、TFT特性の測定が行われているときには駆動トランジスタT92を流れる電流がモニタ制御トランジスタT93およびデータ信号線S(j)を介して出力回路930へと流れ、OLED特性の測定が行われているときには出力回路930からデータ信号線S(j)およびモニタ制御トランジスタT93を介して有機EL素子921へと電流が流れる。このとき、制御信号S2はハイレベルであるので、スイッチ933はオン状態となっていて、コンデンサ932に電荷は蓄積されない。
[0013]
 期間t4になると、制御信号S2がハイレベルからローレベルに変化する。これにより、スイッチ933がオフ状態となり、オペアンプ931とコンデンサ932とが積分回路として機能する。その結果、オペアンプ931の出力電圧は、データ信号線S(j)に流れている電流に応じた電圧となる。
[0014]
 期間t5になると、制御信号S1がハイレベルからローレベルに変化し、制御信号S0がローレベルからハイレベルに変化する。これにより、スイッチ934がオフ状態となり、スイッチ935がオン状態となる。スイッチ934がオフ状態となることによって、データ信号線S(j)と内部データ線Sin(j)とが電気的に切り離された状態となる。この状態で、オペアンプ931の出力電圧(コンデンサ932の充電電圧)が、A/Dコンバータ924によってデジタル信号に変換される。そのデジタル信号は、表示制御回路に送られ、入力画像信号の補正に用いられる。
[0015]
 期間t6になると、制御信号S2,S1がローレベルからハイレベルに変化し、制御信号S0がハイレベルからローレベルに変化する。これにより、スイッチ933,934がオン状態となり、スイッチ935がオフ状態となる。この状態で画像表示用のデータ電位Vd(i)がデータ信号線S(j)に印加され、第i行第j列の画素回路900において当該データ電位Vd(i)に基づく書き込みが行われる。期間t10以降の期間には、第i行第j列の画素回路900では、期間t6における書き込みに基づいて有機EL素子921が発光する。
[0016]
 データ信号線とモニタ線とが共用化された構成の有機EL表示装置では、以上のようにして特性検出モニタが行われる。なお、以下、上記期間t1~t5に行われる処理のように1つのモニタデータを得るために行われる処理のことを「単位モニタ処理」という。典型的には、1回の特性検出期間(選択期間L2)中に上記期間t1~t5が4回繰り返され、TFT特性の検出およびOLED特性の検出がそれぞれ2回ずつ行われる。すなわち、1回の特性検出期間中に単位モニタ処理が4回繰り返し実行される。

先行技術文献

特許文献

[0017]
特許文献1 : 国際公開2014/141958号パンフレット
特許文献2 : 国際公開2015/093097号パンフレット

発明の概要

発明が解決しようとする課題

[0018]
 ところが、データ信号線とモニタ線とを共用化した上述の構成によれば、データ信号線Sへの特性検出用電位(Vr_TFTまたはVr_OLED)の印加の終了後に当該データ信号線Sに電流測定用電位(Vm_TFTまたはVm_OLED)を印加しなければならない。また、1回の特性検出期間中に単位モニタ処理が繰り返し実行される場合、測定電流を安定化させるための期間(図26の期間t3)として充分な長さの期間を単位モニタ処理毎に設ける必要がある。以上より、モニタ時間が長くなっている。データ信号線とは別にモニタ線を設けた構成によれば、データ信号線およびモニタ線にそれぞれ所望の電位を印加することができるのでモニタ時間は短いが、表示部内の配線数が多くなる。
[0019]
 そこで、以下の開示は、外部補償機能を有する表示装置に関し、配線数を増加させることなくモニタ時間の短縮を実現することを目的とする。

課題を解決するための手段

[0020]
 本開示のいくつかの実施形態に係る表示装置は、複数のデータ信号線と、複数の走査信号線と、前記複数の走査信号線と1対1で対応する複数のモニタ制御線と、電流によって輝度が制御される表示素子および前記表示素子に供給すべき電流を制御するための駆動トランジスタを含み前記複数のデータ信号線と前記複数の走査信号線との交差部に対応して設けられたm行×n列(mおよびnは2以上の整数である)の画素回路とを備える、前記駆動トランジスタの特性を検出する機能を有する表示装置であって、
 前記複数のデータ信号線にデータ信号を印加するデータ信号線駆動回路と、
 前記複数の走査信号線に走査信号を印加する走査信号線駆動回路と、
 前記複数のモニタ制御線にモニタ制御信号を印加するモニタ制御線駆動回路と
を備え、
 前記データ信号線駆動回路は、各データ信号線に流れる電流を測定する機能を有し、
 第i行第j列(iは1以上m以下の整数であり、jは1以上n以下の整数である)の画素回路は、
  第1電源電圧が与えられている第1電源電圧線と第2電源電圧が与えられている第2電源電圧線との間に設けられ、第1端子と前記第2電源電圧線に接続された第2端子とを有する前記表示素子と、
  制御端子と、前記第1電源電圧線に接続された第1導通端子と、第2導通端子とを有する前記駆動トランジスタと、
  第i行の走査信号線に接続された制御端子と、第j列のデータ信号線に接続された第1導通端子と、前記駆動トランジスタの制御端子に接続された第2導通端子とを有する書き込み制御トランジスタと、
  第i行のモニタ制御線に接続された制御端子と、前記駆動トランジスタの第2導通端子に接続された第1導通端子と、第(j+1)列のデータ信号線に接続された第2導通端子とを有するモニタ制御トランジスタと
を含む。
[0021]
 本開示のいくつかの実施形態に係る(表示装置の)駆動方法は、複数のデータ信号線と、複数の走査信号線と、前記複数のデータ信号線と前記複数の走査信号線との交差部に対応して設けられたm行×n列(mおよびnは2以上の整数である)の画素回路とを備え、各画素回路に含まれる回路素子の特性を検出する機能を有する表示装置の駆動方法であって、
 画素回路の状態を初期化する初期化電位をデータ信号線に印加する初期化電位印加ステップと、
 前記回路素子の特性を検出するためのデータ信号としての特性検出用電位をデータ信号線に印加する特性検出用電位印加ステップと、
 前記回路素子の特性を表す電流を測定するためのデータ信号としての電流測定用電位をデータ信号線に印加する電流測定用電位印加ステップと、
 データ信号線に流れる電流に基づく充電を行う電流測定用充電ステップと、
 前記電流測定用充電ステップで得られた充電電圧に基づいてAD変換を行うAD変換ステップと
を含み、
 前記初期化電位印加ステップ、前記特性検出用電位印加ステップ、前記電流測定用電位印加ステップ、前記電流測定用充電ステップ、および前記AD変換ステップのうちの少なくとも2つのステップが同じタイミングで開始される。

発明の効果

[0022]
 本開示のいくつかの実施形態によれば、第i行の画素回路に含まれる駆動トランジスタの制御端子は書き込み制御トランジスタを介して第j列のデータ信号線に接続され、当該駆動トランジスタの第2導通端子はモニタ制御トランジスタを介して第(j+1)列のデータ信号線に接続される。このため、各画素回路に含まれる駆動トランジスタの特性を検出する際に、隣接する2本のデータ信号線を書き込みライン(画素回路に書き込み用の電位を供給するための信号線)および読み出しライン(測定電流の経路となる信号線)として用いることができる。これにより、書き込みラインに所望の電位を印加する処理と読み出しラインに所望の電位を印加する処理とを並行して行うことが可能となり、従来の構成に比べてモニタ時間が短縮される。

図面の簡単な説明

[0023]
[図1] 第1の実施形態における画素回路の構成を示す回路図である。
[図2] 上記第1の実施形態に係るアクティブマトリクス型の有機EL表示装置の全体構成を示すブロック図である。
[図3] 上記第1の実施形態において、出力部内の出力回路(電流モニタ回路を兼ねる出力回路)の入出力信号について説明するための図である。
[図4] 上記第1の実施形態において、出力回路の構成を説明するための回路図である。
[図5] 上記第1の実施形態において、TFT特性の検出が行われる際の信号波形図である。
[図6] 上記第1の実施形態において、TFT特性の検出が行われる際の動作について説明するための図である。
[図7] 上記第1の実施形態において、TFT特性の検出が行われる際の動作について説明するための図である。
[図8] 上記第1の実施形態において、TFT特性の検出が行われる際の動作について説明するための図である。
[図9] 上記第1の実施形態において、TFT特性の検出が行われる際の動作について説明するための図である。
[図10] 上記第1の実施形態において、OLED特性の検出が行われる際の信号波形図である。
[図11] 上記第1の実施形態において、OLED特性の検出が行われる際の動作について説明するための図である。
[図12] 上記第1の実施形態において、OLED特性の検出が行われる際の動作について説明するための図である。
[図13] 上記第1の実施形態において、OLED特性の検出が行われる際の動作について説明するための図である。
[図14] 上記第1の実施形態において、OLED特性の検出が行われる際の動作について説明するための図である。
[図15] 上記第1の実施形態における効果について説明するための図である。
[図16] 上記第1の実施形態の第1の変形例において、OLED特性の検出が行われる際の信号波形図である。
[図17] 上記第1の実施形態の第1の変形例において、OLED特性の検出が行われる際の動作について説明するための図である。
[図18] 上記第1の実施形態の第2の変形例において、OLED特性の検出が行われる際の信号波形図である。
[図19] 第2の実施形態において、TFT特性の検出が行われる際の信号波形図である。
[図20] 上記第2の実施形態において、TFT特性の検出が行われる際の動作について説明するための図である。
[図21] 上記第2の実施形態において、TFT特性の検出が行われる際の走査信号線の駆動について説明するための信号波形図である。
[図22] 上記第2の実施形態において、OLED特性の検出が行われる際の信号波形図である。
[図23] 上記第2の実施形態における効果について説明するための図である。
[図24] 従来例において、データ信号線とモニタ線とが共用化されている場合の第i行第j列の画素回路および第j列に対応する出力回路の構成を示す回路図である。
[図25] 従来例における走査信号線の駆動について説明するための信号波形図である。
[図26] 従来例における信号波形図である。

発明を実施するための形態

[0024]
 以下、添付図面を参照しつつ、実施形態について説明する。なお、以下において、mおよびnは2以上の整数、iは1以上m以下の整数、jは1以上n以下の整数であると仮定する。
[0025]
 <1.第1の実施形態>
 <1.1 全体構成および動作概要>
 図2は、第1の実施形態に係るアクティブマトリクス型の有機EL表示装置1の全体構成を示すブロック図である。この有機EL表示装置1は、表示制御回路10と表示部20とソースドライバ(データ信号線駆動回路)30とゲートドライバ(走査信号線駆動回路)41とモニタドライバ(モニタ制御線駆動回路)42とエミッションドライバ43とを備えている。典型的には、ゲートドライバ41、モニタドライバ42、およびエミッションドライバ43はモノリシック化されている。但し、それらがモノリシック化されていない構成を採用することもできる。表示制御回路10には、駆動トランジスタおよび有機EL素子の劣化を補償する補償処理部12が含まれている。
[0026]
 表示部20には、(n+1)本のデータ信号線S(1)~S(n+1)およびこれらに直交するm本の走査信号線G(1)~G(m)が配設されている。また、表示部20には、m本の走査信号線G(1)~G(m)と1対1で対応するように、m本のモニタ制御線M(1)~M(m)が配設されている。さらに、表示部20には、m本の走査信号線G(1)~G(m)と1対1で対応するように、m本の発光制御線E(1)~E(m)が配設されている。走査信号線G(1)~G(m)とモニタ制御線M(1)~M(m)と発光制御線E(1)~E(m)とは典型的には互いに平行になっている。さらにまた、表示部20には、走査信号線G(1)~G(m)とデータ信号線S(1)~S(n)との交差部に対応して、m×n個の画素回路(m行×n列の画素回路)200が設けられている。これにより、m行×n列の画素マトリクスが表示部20に形成されている。
[0027]
 なお、以下においては、必要に応じて、走査信号線G(1)~G(m)にそれぞれ与えられる走査信号にも符号G(1)~G(m)を付し、モニタ制御線M(1)~M(m)にそれぞれ与えられるモニタ制御信号にも符号M(1)~M(m)を付し、発光制御線E(1)~E(m)にそれぞれ与えられる発光制御信号にも符号E(1)~E(m)を付している。
[0028]
 ところで、本実施形態においては、各行につきn個の画素回路200が設けられているが、表示部20には(n+1)本のデータ信号線S(1)~S(n+1)が配設されている。すなわち、1行当たりの画素回路200の数よりも1だけ多い数のデータ信号線が設けられている。この理由は次のとおりである。本実施形態におけるデータ信号線は、画素回路200に書き込み用の電位(電圧)を供給するための信号線(以下、「書き込みライン」という。)として用いられるだけでなく、TFT特性やOLED特性を表す電流(測定電流)の経路となる信号線(以下、「読み出しライン」という。)としても用いられる。ここで、任意の画素回路200に関し、書き込みラインとして図2で当該画素回路200の左側に位置するデータ信号線が用いられ、読み出しラインとして図2で当該画素回路200の右側に位置するデータ信号線が用いられる。すなわち、第1列の画素回路200については、書き込みラインとしてデータ信号線S(1)が用いられるとともに読み出しラインとしてデータ信号線S(2)が用いられ、第j列(ここでは、jは2以上n-1以下の整数である)の画素回路200については、書き込みラインとしてデータ信号線S(j)が用いられるとともに読み出しラインとしてデータ信号線S(j+1)が用いられ、第n列の画素回路200については、書き込みラインとしてデータ信号線S(n)が用いられるとともに読み出しラインとしてデータ信号線S(n+1)が用いられる。以上のような構成を実現するために、1行当たりの画素回路200の数よりも1だけ多い数のデータ信号線が設けられている。なお、データ信号線S(1)については書き込みラインとしてのみ用いられ、データ信号線S(j+1)については読み出しラインとしてのみ用いられる。
[0029]
 表示部20には、また、各画素回路200に共通の図示しない電源線が配設されている。より詳細には、有機EL素子を駆動するためのハイレベル電源電圧ELVDDを供給する電源線(以下、「ハイレベル電源線」という。)および有機EL素子を駆動するためのローレベル電源電圧ELVSSを供給する電源線(以下、「ローレベル電源線」という。)が配設されている。ハイレベル電源電圧ELVDDおよびローレベル電源電圧ELVSSは、図示しない電源回路から供給される。なお、本実施形態においては、ハイレベル電源電圧ELVDDによって第1電源電圧が実現され、ハイレベル電源線によって第1電源電圧線が実現され、ローレベル電源電圧ELVSSによって第2電源電圧が実現され、ローレベル電源線によって第2電源電圧線が実現されている。但し、ローレベル電源電圧ELVSSによって第1電源電圧が実現され、ローレベル電源線によって第1電源電圧線が実現され、ハイレベル電源電圧ELVDDによって第2電源電圧が実現され、ハイレベル電源線によって第2電源電圧線が実現されることもある。
[0030]
 表示制御回路10は、外部から送られる入力画像信号DINとタイミング信号群(水平同期信号、垂直同期信号など)TGとを受け取り、データ信号DAと、ソースドライバ30の動作を制御するソース制御信号SCTLと、ゲートドライバ41の動作を制御するゲート制御信号GCTLと、モニタドライバ42の動作を制御するモニタドライバ制御信号MCTLと、エミッションドライバ43の動作を制御するエミッションドライバ制御信号ECTLとを出力する。なお、画像表示用のデータ信号DAは、補償処理部12がソースドライバ30から与えられるモニタデータ(TFT特性やOLED特性を求めるために測定されたデータ)MOに応じて入力画像信号DINに補償演算処理を施すことによって生成される。
[0031]
 ゲートドライバ41は、走査信号線G(1)~G(m)に接続されている。ゲートドライバ41は、表示制御回路10から出力されたゲート制御信号GCTLに基づいて、走査信号線G(1)~G(m)に走査信号を印加する。モニタドライバ42は、モニタ制御線M(1)~M(m)に接続されている。モニタドライバ42は、表示制御回路10から出力されたモニタドライバ制御信号MCTLに基づいて、モニタ制御線M(1)~M(m)にモニタ制御信号を印加する。エミッションドライバ43は、発光制御線E(1)~E(m)に接続されている。エミッションドライバ43は、表示制御回路10から出力されたエミッションドライバ制御信号ECTLに基づいて、発光制御線E(1)~E(m)に発光制御信号を印加する。
[0032]
 ところで、この有機EL表示装置1では、駆動トランジスタおよび有機EL素子の劣化を補償するために、特性検出モニタが実行される。これに関し、本実施形態では、TFT特性の検出は表示動作が行われている垂直走査期間に行われ、OLED特性の検出は電源オンあるいは電源オフの際に行われる。より詳しくは、各垂直走査期間において1つの行についてのTFT特性の検出が行われ、電源オンあるいは電源オフの際に複数行についてのOLED特性の検出が集中的に行われる。
[0033]
 ソースドライバ30は、データ信号線S(1)~S(n+1)に接続されている。ソースドライバ30は、駆動信号発生回路31と、信号変換回路32と、電流モニタ回路を兼ねる(n+1)個の出力回路330からなる出力部33とによって構成されている。各出力回路330は、対応するデータ信号線Sに接続されている。
[0034]
 駆動信号発生回路31には、シフトレジスタ、サンプリング回路、およびラッチ回路が含まれている。駆動信号発生回路31において、シフトレジスタは、ソースクロック信号に同期して、ソーススタートパルス信号に含まれるパルスを入力端から出力端へと順次に転送する。このパルスの転送に応じて、シフトレジスタから、各データ信号線Sに対応するサンプリングパルスが出力される。サンプリング回路は、サンプリングパルスのタイミングに従って1行分のデータ信号DAを順次に記憶する。ラッチ回路は、サンプリング回路に記憶された1行分のデータ信号DAをラッチストローブ信号に応じて取り込んで保持する。なお、本実施形態においては、データ信号DAには、画素回路200内の有機EL素子を所望の輝度で発光させるための輝度信号(すなわち、画像表示用の信号)と、TFT特性やOLED特性を検出する際に画素回路200の動作を制御するための制御信号とが含まれている。
[0035]
 信号変換回路32には、D/AコンバータおよびA/Dコンバータが含まれている。上述のようにして駆動信号発生回路31内のラッチ回路に保持された1行分のデータ信号DAは、信号変換回路32内のD/Aコンバータによってアナログ電圧に変換される。その変換されたアナログ電圧は、出力部33内の出力回路330に与えられる。また、信号変換回路32には、出力部33内の出力回路330からモニタデータMOが与えられる。そのモニタデータMOは、信号変換回路32内のA/Dコンバータで、アナログ電圧からデジタル信号に変換される。そして、デジタル信号に変換されたモニタデータMOは、駆動信号発生回路31を介して表示制御回路10に与えられる。
[0036]
 図3は、出力部33内の出力回路330の入出力信号について説明するための図である。出力回路330には、信号変換回路32からデータ信号DAとしてのアナログ電圧Vsが与えられる。そのアナログ電圧Vsは、出力回路330内のバッファを介してデータ信号線Sに印加される。また、出力回路330は、データ信号線Sに流れている電流の大きさをアナログデータ(アナログ電圧)として取得する機能および或るタイミングで取得したアナログデータの値をAD変換が行われている期間を通じて保持する機能(すなわちサンプルホールド機能)を有している。出力回路330で取得されたデータは、モニタデータMOとして信号変換回路32に与えられる。なお、出力回路330の詳しい構成については後述する(図4参照)。
[0037]
 以上のように、走査信号線G(1)~G(m)に走査信号が印加され、モニタ制御線M(1)~M(m)にモニタ制御信号が印加され、発光制御線E(1)~E(m)に発光制御信号が印加され、データ信号線S(1)~S(n)に輝度信号としてのデータ信号が印加されることによって、入力画像信号DINに基づく画像が表示部20に表示される。また、特性検出モニタが実行され、モニタデータMOに応じて入力画像信号DINに補償演算処理が施されるので、駆動トランジスタや有機EL素子の劣化が補償される。
[0038]
 <1.2 画素回路およびデータ信号線>
 図1を参照しつつ、画素回路200の構成について説明する。なお、図1には第i行第j列の画素回路200(i,j)および第i行第(j+1)列の画素回路200(i,j+1)を示しているが、ここでは第i行第j列の画素回路200(i,j)に着目する。
[0039]
 図1に示すように、画素回路200(i,j)は、表示素子としての1個の有機EL素子21と、4個のトランジスタT1~T4(コンデンサC1への書き込みを制御する書き込み制御トランジスタT1、有機EL素子21への電流の供給を制御する駆動トランジスタT2、TFT特性あるいはOLED特性を検出するか否かを制御するモニタ制御トランジスタT3、および有機EL素子21を発光させるか否かを制御する発光制御トランジスタT4)と、保持容量としての1個のコンデンサC1とを備えている。本実施形態においては、トランジスタT1~T4は、nチャネル型の薄膜トランジスタである。
[0040]
 書き込み制御トランジスタT1については、制御端子は走査信号線G(i)に接続され、第1導通端子はデータ信号線S(j)に接続され、第2導通端子は駆動トランジスタT2の制御端子とコンデンサC1の一端とに接続されている。駆動トランジスタT2については、制御端子は書き込み制御トランジスタT1の第2導通端子とコンデンサC1の一端とに接続され、第1導通端子はコンデンサC1の他端とハイレベル電源線とに接続され、第2導通端子はモニタ制御トランジスタT3の第1導通端子と発光制御トランジスタT4の第1導通端子とに接続されている。モニタ制御トランジスタT3については、制御端子はモニタ制御線M(i)に接続され、第1導通端子は駆動トランジスタT2の第2導通端子と発光制御トランジスタT4の第1導通端子とに接続され、第2導通端子はデータ信号線S(j+1)に接続されている。発光制御トランジスタT4については、制御端子は発光制御線E(i)に接続され、第1導通端子は駆動トランジスタT2の第2導通端子とモニタ制御トランジスタT3の第1導通端子とに接続され、第2導通端子は有機EL素子21のアノード端子に接続されている。コンデンサC1については、一端は書き込み制御トランジスタT1の第2導通端子と駆動トランジスタT2の制御端子とに接続され、他端は駆動トランジスタT2の第1導通端子とハイレベル電源線とに接続されている。有機EL素子21については、アノード端子は発光制御トランジスタT4の第2導通端子に接続され、カソード端子はローレベル電源線に接続されている。本実施形態においては、コンデンサC1の一端が第1電極に相当し、コンデンサC1の他端が第2電極に相当し、有機EL素子21のアノード端子が第1端子に相当し、有機EL素子21のカソード端子が第2端子に相当する。
[0041]
 なお、コンデンサC1の他端は、駆動トランジスタT2の第2導通端子とモニタ制御トランジスタT3の第1導通端子と発光制御トランジスタT4の第1導通端子とに接続されていても良く、あるいは、ローレベル電源線に接続されていても良い。また、発光制御トランジスタT4が設けられていない構成を採用することもできる。
[0042]
 画素回路200(i,j)内のトランジスタT1~T4としては、酸化物TFT(酸化物半導体をチャネル層に用いた薄膜トランジスタ)やアモルファスシリコンTFTなどを採用することができる。酸化物TFTとしては、例えば、InGaZnO(酸化インジウムガリウム亜鉛)を含むTFTが挙げられる。酸化物TFTを採用することによって、例えば、高精細化や低消費電力化を図ることが可能となる。
[0043]
 ところで、画素回路200(i,j)に関し、上述したように、書き込み制御トランジスタT1の第1導通端子はデータ信号線S(j)に接続され、モニタ制御トランジスタT3の第2導通端子はデータ信号線S(j+1)に接続されている。従って、画素回路200(i,j)については、書き込みラインとしてデータ信号線S(j)が用いられ、読み出しラインとしてデータ信号線S(j+1)が用いられる。
[0044]
 <1.3 出力回路(電流モニタ回路を兼ねる出力回路)>
 次に、図4を参照しつつ、出力回路330の構成および動作について詳しく説明する。なお、図4には、データ信号線S(j)に対応する出力回路330とデータ信号線S(j+1)に対応する出力回路330と第i行第j列の画素回路200(i,j)とを示しているが、ここではデータ信号線S(j)に対応する出力回路330に着目する。
[0045]
 図4に示すように、出力回路330には、オペアンプ331とコンデンサ332と3つのスイッチ(スイッチ333,334,および335)とが含まれている。出力回路330の内部データ線Sin(j)は、スイッチ334を介して、データ信号線S(j)に接続されている。オペアンプ331については、反転入力端子は内部データ線Sin(j)に接続され、非反転入力端子にはD/Aコンバータ322からの出力が与えられる。コンデンサ332およびスイッチ333は、オペアンプ331の出力端子と内部データ線Sin(j)との間に設けられている。スイッチ333には、制御信号So2が与えられる。オペアンプ331とコンデンサ332とスイッチ333とによって、積分回路が構成されている。ここで、この積分回路の動作について説明する。スイッチ333がオン状態になっている時には、オペアンプ331の出力端子-反転入力端子間(すなわち、コンデンサ332の2つの電極間)が短絡状態となっている。このとき、コンデンサ332に電荷は蓄積されず、オペアンプ331の出力端子および内部データ線Sin(j)の電位がD/Aコンバータ322からの出力電位と等しくなっている。スイッチ333がオン状態からオフ状態に切り替えられると、内部データ線Sin(j)を流れる電流に基づいてコンデンサ332への充電が行われる。すなわち、内部データ線Sin(j)に流れている電流の時間積分値がコンデンサ332に蓄積される。これにより、内部データ線Sin(j)を流れる電流の大きさに応じてオペアンプ331の出力端子の電位が変化する。そのオペアンプ331からの出力はモニタデータMOとして信号変換回路32内のA/Dコンバータ324に送られる。
[0046]
 スイッチ334は、データ信号線S(j)と内部データ線Sin(j)との間に設けられている。スイッチ334には、制御信号So1が与えられる。この制御信号So1に基づいてスイッチ334の状態が切り替えられることによって、データ信号線S(j)と内部データ線Sin(j)との電気的な接続状態が制御される。本実施形態においては、制御信号So1がハイレベルであれば、データ信号線S(j)と内部データ線Sin(j)とが電気的に接続された状態となり、制御信号So1がローレベルであれば、データ信号線S(j)と内部データ線Sin(j)とが電気的に切り離された状態となる。
[0047]
 スイッチ335は、データ信号線S(j)と制御線CLとの間に設けられている。スイッチ335には、制御信号So0が与えられる。この制御信号So0に基づいてスイッチ335の状態が切り替えられることによって、データ信号線S(j)と制御線CLとの電気的な接続状態が制御される。本実施形態においては、制御信号So0がハイレベルであれば、データ信号線S(j)と制御線CLとが電気的に接続された状態となり、制御信号So0がローレベルであれば、データ信号線S(j)と制御線CLとが電気的に切り離された状態となる。データ信号線S(j)と制御線CLとが電気的に接続されると、データ信号線S(j+1)の状態はハイ・インピーダンスとなる。
[0048]
 上述したように、スイッチ334がオフ状態になると、データ信号線S(j)と内部データ線Sin(j)とは電気的に切り離された状態となる。このとき、スイッチ333がオフ状態になっていれば、内部データ線Sin(j)の電位は維持される。本実施形態においては、このようにして内部データ線Sin(j)の電位が維持されている状態で、信号変換回路32内のA/Dコンバータ324でのAD変換が行われる。
[0049]
 なお、本実施形態においては、出力回路330とA/Dコンバータ324とによって電流測定部が実現されている。
[0050]
 <1.4 駆動方法>
 次に、特性検出モニタの実行に関する駆動方法について説明する。上述したように、本実施形態においては、各垂直走査期間に1つの行についてのTFT特性の検出が行われる。各垂直走査期間に、通常行では画像表示のための通常動作が行われ、モニタ行では特性検出モニタのための動作が行われる。また、上述したように、本実施形態においては、電源オンあるいは電源オフの際に複数行についてのOLED特性の検出が集中的に行われる。また、本実施形態においては、1回の特性検出期間に単位モニタ処理は1回だけ行われる。以下、TFT特性の検出が行われる際の動作およびOLED特性の検出が行われる際の動作について順次に説明する。
[0051]
 <1.4.1 TFT特性の検出>
 図5は、TFT特性の検出が行われる際の信号波形図である。図5に関し、期間t1~t6はモニタ行についての選択期間であり、期間t0はモニタ行の前行である通常行についての選択期間であり、期間t10はモニタ行の次行である通常行についての選択期間である。また、S(j),S(j+1)はそれぞれ第j列、第(j+1)列のデータ信号線に対応するD/Aコンバータ322からの出力電位を表している。ここでは、第i行がモニタ行であると仮定し、第i行第j列の画素回路200(i,j)および第j列、第(j+1)列のデータ信号線に着目する。なお、第(i-1)行の走査信号線G(i-1)がオン状態からオフ状態に変化してから第(i+1)行の走査信号線G(i-1)がオフ状態からオン状態に変化するまでの期間が、モニタ行である第i行の選択期間となる。
[0052]
 期間t0には、第(i-1)行で画像表示用のデータ電位Vd(i-1)に基づく書き込みが行われる。期間t0の終了時点直前には、走査信号G(i)およびモニタ制御信号M(i)はローレベルであり、発光制御信号E(i)はハイレベルである。従って、書き込み制御トランジスタT1およびモニタ制御トランジスタT3はオフ状態であり、発光制御トランジスタT4はオン状態である。このとき、駆動トランジスタT2については、1つ前の垂直走査期間における書き込みに基づいてオン状態となっている。以上より、有機EL素子21は駆動電流に応じて発光している。また、期間t0の終了時点直前には、制御信号Se2,Se1はハイレベルであり、制御信号Se0はローレベルである。従って、データ信号線S(j+1)に対応する出力回路330では、スイッチ333,334はオン状態であり、スイッチ335はオフ状態である。
[0053]
 期間t1になると、走査信号G(i)およびモニタ制御信号M(i)はローレベルからハイレベルに変化し、発光制御信号E(i)はハイレベルからローレベルに変化する。これにより、書き込み制御トランジスタT1およびモニタ制御トランジスタT3はオン状態となり、発光制御トランジスタT4はオフ状態となる。発光制御トランジスタT4がオフ状態となることにより、有機EL素子21への駆動電流の供給が停止され、有機EL素子21は消灯する。期間t1には、画素回路200の状態を初期化する初期化電位Vpcがデータ信号線S(j),S(j+1)に印加される。これにより、図6で符号501を付した矢印で示すように初期化電位Vpcに基づきコンデンサC1の状態が初期化されるとともに、図6で符号502を付した矢印で示すように初期化電位Vpcに基づき有機EL素子21のアノード電位が初期化される。
[0054]
 期間t2には、データ信号線S(j)に特性検出用電位Vr_TFTが印加される。これにより、図7で符号511を付した矢印で示すように、特性検出用電位Vr_TFTに基づく書き込みが行われる。なお、特性検出用電位Vr_TFTは、駆動トランジスタT2はオン状態となるが有機EL素子21は非発光となるような電位である。また、期間t2には、データ信号線S(j+1)に電流測定用電位Vm_TFTが印加される。これにより、有機EL素子21のアノード電位やデータ信号線S(j+1)の電位は電流測定用電位Vm_TFTに向かって変化する(図7で符号512を付した矢印を参照)。なお、電流測定用電位Vm_TFTは、駆動トランジスタT2はオン状態となるが有機EL素子21は非発光となるような電位である。期間t2の長さは、特性検出用電位Vr_TFTに基づいてコンデンサC1が充分に充電されるように設定されている。
[0055]
 期間t3になると、走査信号G(i)がハイレベルからローレベルに変化する。これにより、書き込み制御トランジスタT1がオフ状態となり、コンデンサC1の充電電圧が確定する。このとき、駆動トランジスタT2はオン状態となっている。また、モニタ制御トランジスタT3はオン状態で維持され、発光制御トランジスタT4はオフ状態で維持されている。以上より、図8で符号521を付した矢印で示すように、駆動トランジスタT2の特性に応じた電流(測定電流)がモニタ制御トランジスタT3を介してデータ信号線S(j+1)へと流れる。なお、期間t3については、データ信号S(j+1)に流れる測定電流が安定するのに充分な長さに設定されている。
[0056]
 期間t4になると、制御信号Se2がハイレベルからローレベルに変化する。これにより、データ信号線S(j+1)に対応する出力回路330では、スイッチ333がオン状態からオフ状態に変化し、オペアンプ331の反転入力端子と出力端子とはコンデンサ332を介して接続される。このとき、オペアンプ331とコンデンサ332とが積分回路として機能する。これにより、オペアンプ331の出力電圧(コンデンサ332の充電電圧)は、データ信号線S(j+1)に流れている電流に応じた電圧となる。
[0057]
 期間t5になると、制御信号Se1がハイレベルからローレベルに変化し、制御信号Se0がローレベルからハイレベルに変化する。これにより、データ信号線S(j+1)に対応する出力回路330では、スイッチ334がオン状態からオフ状態に変化し、スイッチ335がオフ状態からオン状態に変化する。その結果、図9に示すように、データ信号線S(j+1)の状態はハイ・インピーダンスとなる。また、スイッチ334がオフ状態となることによって、期間t5の開始時点直前における内部データ線Sin(j+1)の電位が維持される。この状態で、モニタデータMOとしてのオペアンプ331の出力電圧(コンデンサ332の充電電圧)が、A/Dコンバータ324によってデジタル信号に変換される。変換後のモニタデータMOは、駆動信号発生回路31を介して表示制御回路10に送られ、補償処理部12での補償演算処理に用いられる。なお、期間t5には、モニタ制御信号M(i)がハイレベルからローレベルに変化することにより、モニタ制御トランジスタT3がオフ状態となる。
[0058]
 期間t6になると、制御信号Se2,Se1がローレベルからハイレベルに変化し、制御信号Se0がハイレベルからローレベルに変化する。これにより、データ信号線S(j+1)に対応する出力回路330では、スイッチ333,334がオン状態となり、スイッチ335がオフ状態となる。このとき、データ信号線S(j)に対応する出力回路330でも、スイッチ333,334はオン状態であり、スイッチ335がオフ状態である。また、期間t6には、走査信号G(i)がローレベルからハイレベルに変化する。これにより、書き込み制御トランジスタT1はオン状態となる。以上のような状態でデータ信号線S(j),S(j+1)に画像表示用のデータ電位Vd(i)が印加され、画素回路200(i,j),200(i,j+1)においてデータ電位Vd(i)に基づく書き込みが行われる。期間t10以降の期間には、画素回路200(i,j),200(i,j+1)では、期間t6における書き込みに基づいて有機EL素子21が発光する。
[0059]
 なお、各時点において1本のデータ信号線が書き込みラインおよび読み出しラインの双方として機能することはできない。従って、各特性検出期間には奇数列または偶数列のいずれか一方についてのTFT特性の検出が行われる。例えば、連続する(2×m)回の垂直走査期間において、まず第1行から第m行までの偶数列についてのTFT特性の検出が1行ずつ順次に行われ、次に第1行から第m行までの奇数列についてのTFT特性の検出が1行ずつ順次に行われる。
[0060]
 <1.4.2 OLED特性の検出>
 図10は、OLED特性の検出が行われる際の信号波形図である。複数行についてのOLED特性の検出が集中的に行われるので、ここで着目するモニタ行(以下、「着目モニタ行」という。)の前後の行もモニタ行である。図10に関し、期間t1~t6は着目モニタ行についての選択期間である。着目モニタ行についての選択期間の直前には着目モニタ行の前行についての選択期間があり、着目モニタ行についての選択期間の直後には着目モニタ行の次行についての選択期間がある。ここでは、第i行が着目モニタ行であると仮定し、第i行第j列の画素回路200(i,j)および第j列、第(j+1)列のデータ信号線に着目する。
[0061]
 期間t1の開始時点直前には、走査信号G(i)およびモニタ制御信号M(i)はローレベルであり、発光制御信号E(i)はハイレベルである。従って、書き込み制御トランジスタT1およびモニタ制御トランジスタT3はオフ状態であり、発光制御トランジスタT4はオン状態である。また、期間t1の開始時点直前には、制御信号Se2,Se1はハイレベルであり、制御信号Se0はローレベルである。従って、データ信号線S(j+1)に対応する出力回路330では、スイッチ333,334はオン状態であり、スイッチ335はオフ状態である。
[0062]
 期間t1になると、走査信号G(i)およびモニタ制御信号M(i)はローレベルからハイレベルに変化する。これにより、書き込み制御トランジスタT1およびモニタ制御トランジスタT3はオン状態となる。なお、発光制御トランジスタT4はオン状態で維持される。期間t1には、画素回路200の状態を初期化する初期化電位Vpcがデータ信号線S(j),S(j+1)に印加される。これにより、図11で符号541を付した矢印で示すように初期化電位Vpcに基づきコンデンサC1の状態が初期化されるとともに、図11で符号542を付した矢印で示すように初期化電位Vpcに基づき有機EL素子21のアノード電位が初期化される。
[0063]
 期間t2には、データ信号線S(j)に特性検出用電位Vr_OLEDが印加される。これにより、図12で符号551を付した矢印で示すように、特性検出用電位Vr_OLEDに基づく書き込みが行われる。なお、特性検出用電位Vr_OLEDは、駆動トランジスタT2がオフ状態となるような電位である。期間t2には、データ信号線S(j+1)には期間t1と同様に初期化電位Vpcが印加される(図12で符号552を付した矢印を参照)。なお、期間t2の長さは、特性検出用電位Vr_OLEDに基づいてコンデンサC1が充分に充電されるように設定されている。
[0064]
 期間t3になると、走査信号G(i)がハイレベルからローレベルに変化する。これにより、書き込み制御トランジスタT1がオフ状態となり、コンデンサC1の充電電圧が確定する。このとき、駆動トランジスタT2はオフ状態となっている。また、モニタ制御トランジスタT3および発光制御トランジスタT4はオン状態で維持されている。この状態で、データ信号線S(j+1)に電流測定用電位Vm_OLEDが印加される。これにより、図13で符号561を付した矢印で示すように、有機EL素子21の特性に応じた電流(測定電流)がデータ信号線S(j+1)からモニタ制御トランジスタT3を介して有機EL素子21へと流れる。このとき、有機EL素子21は発光する。なお、電流測定用電位Vm_OLEDは、駆動トランジスタT2はオフ状態となるが有機EL素子21が発光状態となるような電位である。期間t3については、データ信号S(j+1)に流れる測定電流が安定するのに充分な長さに設定されている。
[0065]
 期間t4になると、制御信号Se2がハイレベルからローレベルに変化する。これにより、TFT特性の検出が行われているときと同様(図5における期間t4と同様)、データ信号線S(j+1)に対応する出力回路330では、オペアンプ331の出力電圧(コンデンサ332の充電電圧)が、データ信号線S(j+1)に流れている電流に応じた電圧となる。
[0066]
 期間t5になると、制御信号Se1がハイレベルからローレベルに変化し、制御信号Se0がローレベルからハイレベルに変化する。これにより、TFT特性の検出が行われているときと同様(図5における期間t5と同様)、データ信号線S(j+1)の状態はハイ・インピーダンスとなり(図14参照)、期間t5の開始時点直前における内部データ線Sin(j+1)の電位が維持される。この状態で、モニタデータMOとしてのオペアンプ331の出力電圧(コンデンサ332の充電電圧)が、A/Dコンバータ324によってデジタル信号に変換される。変換後のモニタデータMOは、駆動信号発生回路31を介して表示制御回路10に送られ、補償処理部12での補償演算処理に用いられる。なお、期間t5には、モニタ制御信号M(i)がハイレベルからローレベルに変化することにより、モニタ制御トランジスタT3がオフ状態となる。
[0067]
 期間t6になると、制御信号Se2,Se1がローレベルからハイレベルに変化し、制御信号Se0がハイレベルからローレベルに変化する。これにより、データ信号線S(j+1)に対応する出力回路330では、スイッチ333,334がオン状態となり、スイッチ335がオフ状態となる。このとき、データ信号線S(j)に対応する出力回路330でも、スイッチ333,334はオン状態であり、スイッチ335がオフ状態である。また、期間t6には、走査信号G(i)がローレベルからハイレベルに変化する。これにより、書き込み制御トランジスタT1はオン状態となる。以上のような状態でデータ信号線S(j),S(j+1)に黒色表示用のデータ電位Vd(BK)が印加され、画素回路200(i,j),200(i,j+1)においてデータ電位Vd(BK)に基づく書き込みが行われる。これにより、画素回路200(i,j),200(i,j+1)において有機EL素子21は消灯する。
[0068]
 <1.4.3 駆動方法のまとめ>
 TFT特性を検出する処理に関してもOLED特性を検出する処理に関しても、画素回路200の状態を初期化する初期化電位をデータ信号線に印加するステップ(初期化電位印加ステップ)、特性検出用電位をデータ信号線に印加するステップ(特性検出用電位印加ステップ)、電流測定用電位をデータ信号線に印加するステップ(電流測定用電位印加ステップ)、データ信号線に流れる電流に基づき出力回路330内のコンデンサ332を充電するステップ(電流測定用充電ステップ)、およびコンデンサ332の充電電圧に基づいてAD変換を行うステップ(AD変換ステップ)が含まれている。TFT特性の検出の際には、図5に示したように、期間t2に、データ信号線S(j)への特性検出用電位Vr_TFTの印加が開始されるとともにデータ信号線S(j+1)への電流測定用電位Vm_TFTの印加が開始される。すなわち、特性検出用電位印加ステップと電流測定用電位印加ステップとが同じタイミングで開始される。
[0069]
 なお、データ信号線に印加する電位に関し、例えば、初期化電位Vpc、電流測定用電位Vm_TFT、特性検出用電位Vr_OLED、および黒色表示用のデータ電位Vd(BK)を同じ電位に設定しても良い。
[0070]
 また、本実施形態においては、OLED特性の検出に関し、1回の単位モニタ処理では、奇数列または偶数列のいずれか一方のみについての特性検出が行われる。すなわち、任意の行についてのOLED特性を検出する処理に関し、Kを1以上の整数として、例えば、K回目の処理の際に奇数列についてのOLED特性の検出が行われると、(K+1)回目の処理の際に偶数列についてのOLED特性の検出が行われる。より詳しくは、第i行の画素回路200に含まれる有機EL素子21の特性を検出する処理は、Kを1以上の整数として、次のように一般化される。K回目の処理の際には、上記特性検出用電位印加ステップで特性検出用電位が奇数列のデータ信号線に印加され、上記電流測定用電位印加ステップで電流測定用電位が偶数列のデータ信号線に印加される。(K+1)回目の処理の際には、上記特性検出用電位印加ステップで特性検出用電位が偶数列のデータ信号線に印加され、上記電流測定用電位印加ステップで電流測定用電位が奇数列のデータ信号線に印加される。
[0071]
 <1.5 効果>
 図24に示した従来の構成によれば、特性検出モニタの際、データ信号線への特性検出用電位の印加の終了後に当該データ信号線に電流測定用電位を印加しなければならない(図26参照)。このため、モニタ時間が長くなっている。これに対して、本実施形態によれば、各画素回路200内の回路素子(駆動トランジスタT2、有機EL素子21)の特性検出に関し、書き込みラインとして機能するデータ信号線と読み出し機能として機能するデータ信号線とは異なる信号線である。このため、TFT特性の検出の際、図5に示したように、読み出しラインへの電流測定用電位Vm_TFTの印加を書き込みラインへの特性検出用電位Vr_TFTの印加と同じタイミングで開始することができる。これにより、従来の構成に比べてモニタ時間が短縮される。
[0072]
 図15は、本実施形態における効果について説明するための図である。以下、データ信号線への初期化電位Vpcの印加に必要な期間を「初期化期間」といい、書き込みラインとして機能するデータ信号線への特性検出用電位Vr_TFTの印加に必要な期間を「書き込み期間」といい、読み出しラインとして機能するデータ信号線への電流測定用電位Vm_TFTの印加に必要な期間(当該データ信号線の電位が安定するのに必要な期間)を「安定化期間」といい、出力回路(電流モニタ回路を兼ねる出力回路)内のコンデンサの充電に必要な期間を「モニタ充電期間」といい、AD変換に必要な期間を「AD変換期間」という。なお、AD変換期間に関し、実際のAD変換の処理のタイミングは単位モニタ処理の終了後でも良く、補正対象のデータ信号の補正処理が行われるまでAD変換用のデータを保持する等の処理が行われれば良い。初期化期間には符号P1を付し、書き込み期間には符号P2を付し、安定化期間には符号P3を付し、モニタ充電期間には符号P4を付し、AD変換期間には符号P5を付す。従来の構成によれば、TFT特性の検出についてのモニタ時間W1は、初期化期間P1、書き込み期間P2、安定化期間P3、モニタ充電期間P4、およびAD変換期間P5の長さの総和となる。これに対して、本実施形態によれば、上述したように、読み出しラインへの電流測定用電位Vm_TFTの印加を書き込みラインへの特性検出用電位Vr_TFTの印加と同じタイミングで開始することができる。すなわち、図15に示すように、書き込み期間P2と安定化期間P3とをオーバーラップさせることができる。従って、本実施形態におけるTFT特性の検出についてのモニタ時間W2は、従来の構成によるモニタ時間W1よりも時間Ptだけ短くなる。このように短縮される時間Ptは、書き込み期間P2の長さに相当する。
[0073]
 以上のように、本実施形態によれば、従来の構成に比べてモニタ時間が短縮される。また、表示部20の両端のデータ信号線を除く各データ信号線が書き込みラインとしても読み出しラインとしても用いられる。このため、国際公開2014/141958号パンフレットに開示されている構成とは異なり、表示部20内の配線数が多くなることもない。以上より、外部補償機能を有する有機EL表示装置に関し、配線数を増加させることなくモニタ時間の短縮が実現される。
[0074]
 <1.6 変形例>
 上記第1の実施形態の変形例について説明する。
[0075]
 <1.6.1 第1の変形例>
 上記第1の実施形態においては、TFT特性の検出の際には読み出しラインへの電流測定用電位の印加を書き込みラインへの特性検出用電位の印加と同じタイミングで開始しているが、OLED特性の検出の際には書き込みラインに特性検出用電位を印加してから充分な時間の経過後に読み出しラインへの電流測定用電位の印加を開始している。しかしながら、これには限定されず、OLED特性の検出の際にも読み出しラインへの電流測定用電位の印加を書き込みラインへの特性検出用電位の印加と同じタイミングで開始することができる。
[0076]
 図16は、本変形例においてOLED特性の検出が行われる際の信号波形図である。期間t1以前については、上記第1の実施形態と同様である。期間t2には、データ信号線S(j)に特性検出用電位Vr_OLEDが印加される。これにより、図17で符号571を付した矢印で示すように、特性検出用電位Vr_OLEDに基づく書き込みが行われる。また、期間t2には、データ信号線S(j+1)に電流測定用電位Vm_OLEDが印加される。これにより、有機EL素子21のアノード電位やデータ信号線S(j+1)の電位は電流測定用電位Vm_OLEDに向かって変化する(図7で符号572を付した矢印を参照)。
[0077]
 期間t3になると、走査信号G(i)がハイレベルからローレベルに変化する。これにより、書き込み制御トランジスタT1がオフ状態となり、コンデンサC1の充電電圧が確定する。このとき、駆動トランジスタT2はオフ状態となっている。また、モニタ制御トランジスタT3および発光制御トランジスタT4はオン状態で維持されている。以上より、図13で符号561を付した矢印で示すように、有機EL素子21の特性に応じた電流(測定電流)がデータ信号線S(j+1)からモニタ制御トランジスタT3を介して有機EL素子21へと流れる。期間t4以降については、上記第1の実施形態と同様である。
[0078]
 以上のように、本変形例によれば、TFT特性の検出の際だけでなく、OLED特性の検出の際にも、読み出しラインへの電流測定用電位の印加(電流測定用電位印加ステップ)が書き込みラインへの特性検出用電位の印加(特性検出用電位印加ステップ)と同じタイミングで開始される。これにより、OLED特性の検出についても従来に比べてモニタ時間が短縮される。
[0079]
 <1.6.2 第2の変形例>
 上記第1の実施形態においては、OLED特性の検出に関し、各特性検出期間に奇数列または偶数列のいずれか一方についての特性検出が行われていた。しかしながら、これには限定されず、各特性検出期間に全ての列についてのOLED特性の検出を行うこともできる。
[0080]
 図18は、本変形例においてOLED特性の検出が行われる際の信号波形図である。図18から把握されるように、第j列と第(j+1)列とで各信号の波形は同じように変化する。すなわち、全ての列で各信号の波形は同じように変化する。以下、第j列の特性検出に関する動作について説明する。
[0081]
 期間t1以前については、上記第1の実施形態と同様である。期間t2には、データ信号線S(j)に特性検出用電位Vr_OLEDが印加される。これにより、特性検出用電位Vr_OLEDに基づく書き込みが行われる。また、期間t2には、データ信号線S(j+1)にも特性検出用電位Vr_OLEDが印加される。これにより、有機EL素子21のアノード電位が特性検出用電位Vr_OLEDに向かって変化する。
[0082]
 期間t3になると、走査信号G(i)がハイレベルからローレベルに変化する。これにより、書き込み制御トランジスタT1がオフ状態となり、コンデンサC1の充電電圧が確定する。このとき、駆動トランジスタT2はオフ状態となっている。また、モニタ制御トランジスタT3および発光制御トランジスタT4はオン状態で維持されている。この状態で、データ信号線S(j+1)に電流測定用電位Vm_OLEDが印加される。これにより、有機EL素子21の特性に応じた電流(測定電流)がデータ信号線S(j+1)からモニタ制御トランジスタT3を介して有機EL素子21へと流れる。このとき、有機EL素子21は発光する。
[0083]
 期間t4および期間t5には、上記第1の実施形態と同様にして、データ信号線S(j+1)に流れている電流が出力回路330で測定される。期間t6以降についても、上記第1の実施形態と同様である。
[0084]
 上述したように、第j列と第(j+1)列とで各信号の波形は同じように変化する。従って、第(j+1)列の特性検出は、上述した第j列の特性検出と同じように行われる。より詳しくは、全ての列の特性検出が1つの特性検出期間に同じように行われる。
[0085]
 なお、本変形例において第i行の画素回路200に含まれる有機EL素子21の特性を検出する際の動作は、zを1以上(n-1)以下の整数として、次のように一般化される。モニタドライバ42が第i行の画素回路200に含まれるモニタ制御トランジスタT3をオン状態にすることによって、第i行第z列の画素回路200(i,z)に含まれる有機EL素子21のアノード端子が第(z+1)列のデータ信号線S(z+1)に対応する出力回路330に接続されるとともに第i行第(z+1)列の画素回路200(i,z+1)に含まれる有機EL素子21のアノード端子が第(z+2)列のデータ信号線S(z+2)に対応する出力回路330に接続される。また、ソースドライバ30は、第(z+1)列のデータ信号線S(z+1)にも第(z+2)列のデータ信号線S(z+2)にも有機EL素子21の特性を表す電流を測定するためのデータ信号としての電流測定用電位を印加する。
[0086]
 本変形例によれば、OLED特性の検出に関し、各特性検出期間に奇数列または偶数列のいずれか一方についての特性検出を行う場合に比べて全体のモニタ時間が短縮される。
[0087]
 <2.第2の実施形態>
 <2.1 概要>
 上記第1の実施形態においては、1回の特性検出期間に単位モニタ処理は1回だけ行われていた。これに対して、本実施形態においては、特性の検出精度を高めるために、1回の特性検出期間中に単位モニタ処理が3回繰り返し実行される。TFT特性の検出の際には、1回の特性検出期間中に互いに異なる3つの特性検出用電位を順次に書き込みラインに印加することによって処理対象の各画素回路200につき3つのモニタデータMOが取得される。OLED特性の検出の際には、1回の特性検出期間中に互いに異なる3つの電流測定用電位を順次に読み出しラインに印加することによって処理対象の各画素回路200につき3つのモニタデータMOが取得される。なお、1回の特性検出期間中に繰り返される単位モニタ処理の回数については特に限定されない。
[0088]
 有機EL表示装置1の全体構成、画素回路200の構成、および出力回路330の構成については、上記第1の実施形態と同様であるので、説明を省略する(図1~図4を参照)。
[0089]
 <2.2 駆動方法>
 上記第1の実施形態と同様、本実施形態においても、各垂直走査期間に1つの行についてのTFT特性の検出が行われ、電源オンあるいは電源オフの際に複数行についてのOLED特性の検出が集中的に行われる。以下、TFT特性の検出が行われる際の動作およびOLED特性の検出が行われる際の動作について順次に説明する。
[0090]
 <2.2.1 TFT特性の検出>
 図19は、TFT特性の検出が行われる際の信号波形図である。図19に関し、期間t1a~t6はモニタ行(第i行)についての選択期間であり、期間t0はモニタ行の前行である通常行についての選択期間であり、期間t10はモニタ行の次行である通常行についての選択期間である。
[0091]
 期間t0については、上記第1の実施形態と同様である。期間t1a~t4aについては、上記第1の実施形態における期間t1~t4(図5参照)と同様である。但し、期間t2aにデータ信号線S(j)に印加される特性検出用電位には符号Vr_TFT(1)を付している。データ信号線S(j+1)への電流測定用電位Vm_TFTは期間t2aに開始されている。期間t4aの終了時点には、データ信号線S(j+1)に対応する出力回路330内のオペアンプ331の出力電圧は、データ信号線S(j+1)に流れている電流に応じた電圧となっている。
[0092]
 期間t1bになると、制御信号Se1がハイレベルからローレベルに変化し、制御信号Se0がローレベルからハイレベルに変化する。これにより、データ信号線S(j+1)に対応する出力回路330では、スイッチ334がオン状態からオフ状態に変化し、スイッチ335がオフ状態からオン状態に変化する。その結果、図20に示すように、データ信号線S(j+1)の状態はハイ・インピーダンスとなる。また、スイッチ334がオフ状態となることによって、期間t1bの開始時点直前における内部データ線Sin(j+1)の電位が維持される。この状態で、モニタデータMOとしてのオペアンプ331の出力電圧(コンデンサ332の充電電圧)が、A/Dコンバータ324によってデジタル信号に変換される。変換後のモニタデータMOは、表示制御回路10内の補償処理部12での補償演算処理に用いられる。期間t1bには、また、走査信号G(i)がローレベルからハイレベルに変化する。これにより、書き込み制御トランジスタT1がオン状態となる。このとき、データ信号線S(j)には、初期化電位Vpcがに印加される。これにより、図20で符号581を付した矢印で示すように初期化電位Vpcに基づきコンデンサC1の状態が初期化される。このように、期間t1bには、1回目の単位モニタ処理についてのモニタデータMOのAD変換が行われている期間中に、処理対象の画素回路200に対して2回目の単位モニタ処理用の初期化が行われる。
[0093]
 期間t2bになると、制御信号Se2,Se1がローレベルからハイレベルに変化し、制御信号Se0がハイレベルからローレベルに変化する。これにより、データ信号線S(j+1)に対応する出力回路330では、スイッチ333,334がオン状態となり、スイッチ335がオフ状態となる。その結果、データ信号線S(j+1)と内部データ線Sin(j+1)とが電気的に接続された状態となり、電流測定用電位Vm_TFTがデータ信号線S(j+1)に印加される。このとき、データ信号線S(j)に対応する出力回路330でも、スイッチ333,334はオン状態であり、スイッチ335がオフ状態である。従って、データ信号線S(j)と内部データ線Sin(j)とは電気的に接続されている。また、書き込み制御トランジスタT1はオン状態で維持されている。以上のような状態で、データ信号線S(j)に特性検出用電位Vr_TFT(2)が印加される。これにより、特性検出用電位Vr_TFT(2)に基づく書き込みが行われる。なお、特性検出用電位Vr_TFT(2)は、特性検出用電位Vr_TFT(1)とは異なる電位である。
[0094]
 期間t3b~t4bについては、上記第1の実施形態における期間t3~t4と同様(本実施形態における期間t3a~t4aとも同様)である。期間t1c~t4cについては、期間t1b~t4bと同様である。但し、期間t2cには、特性検出用電位Vr_TFT(3)がデータ信号線S(j)に印加される。特性検出用電位Vr_TFT(3)は、特性検出用電位Vr_TFT(1)および特性検出用電位Vr_TFT(2)とは異なる電位である。
[0095]
 期間t5には、期間t1bと同様にして、モニタデータMOとしてのオペアンプ331の出力電圧(コンデンサ332の充電電圧)が、A/Dコンバータ324によってデジタル信号に変換される。また、期間t5には、モニタ制御信号M(i)がハイレベルからローレベルに変化する。これにより、モニタ制御トランジスタT3がオフ状態となる。期間t6以降については、上記第1の実施形態と同様である。
[0096]
 以上のように、本実施形態においては、第i行第j列の画素回路200(i,j)に含まれる駆動トランジスタT2の特性を検出する処理に関し、モニタ行(第i行)についての選択期間中に、互いに異なる複数の特性検出用電位Vr_TFT(1)~Vr_TFT(3)がデータ信号線に順次に印加される。これら複数の特性検出用電位Vr_TFT(1)~Vr_TFT(3)に基づく書き込みを実現するために、第(i-1)行の走査信号線G(i-1)がオン状態からオフ状態に変化してから第(i+1)行の走査信号線G(i+1)がオフ状態からオン状態に変化するまでの期間に、第i行の走査信号線G(i)は複数回、オン状態となる(図21参照)。また、kを1以上の整数として、データ信号線S(j)へのk回目の特性検出用電位の印加とデータ信号線S(j)への(k+1)回目の特性検出用電位の印加との間に、画素回路200の状態を初期化する初期化電位Vpcがデータ信号線S(j)に印加される。
[0097]
 <2.2.2 OLED特性の検出>
 図22は、OLED特性の検出が行われる際の信号波形図である。図22に関し、期間t1a~t6は着目モニタ行についての選択期間である。着目モニタ行についての選択期間の直前には着目モニタ行の前行についての選択期間があり、着目モニタ行についての選択期間の直後には着目モニタ行の次行についての選択期間がある。
[0098]
 期間t1a~t4aについては、上記第1の実施形態における期間t1~t4(図10参照)と同様である。但し、期間t3aにデータ信号線S(j+1)に印加される電流測定用電位には符号Vm_OLED(1)を付している。期間t4aの終了時点には、データ信号線S(j+1)に対応する出力回路330内のオペアンプ331の出力電圧は、データ信号線S(j+1)に流れている電流に応じた電圧となっている。
[0099]
 期間t1bになると、制御信号Se1がハイレベルからローレベルに変化し、制御信号Se0がローレベルからハイレベルに変化する。これにより、TFT特性の検出が行われているときと同様(図19における期間t1bと同様)、データ信号線S(j+1)の状態はハイ・インピーダンスとなり、期間t1bの開始時点直前における内部データ線Sin(j+1)の電位が維持される。この状態で、モニタデータMOとしてのオペアンプ331の出力電圧(コンデンサ332の充電電圧)が、A/Dコンバータ324によってデジタル信号に変換される。変換後のモニタデータMOは、表示制御回路10内の補償処理部12での補償演算処理に用いられる。
[0100]
 期間t2bになると、制御信号Se2,Se1がローレベルからハイレベルに変化し、制御信号Se0がハイレベルからローレベルに変化する。これにより、データ信号線S(j+1)に対応する出力回路330では、スイッチ333,334がオン状態となり、スイッチ335がオフ状態となる。その結果、データ信号線S(j+1)と内部データ線Sin(j+1)とが電気的に接続された状態となる。そして、期間t2bには、電流測定用電位Vm_OLED(2)がデータ信号線S(j+1)に印加される。なお、電流測定用電位Vm_OLED(2)は、電流測定用電位Vm_OLED(1)とは異なる電位である。
[0101]
 期間t3b~t4bについては、上記第1の実施形態における期間t3~t4と同様(本実施形態における期間t3a~t4aとも同様)である。期間t1c~t4cについては、期間t1b~t4bと同様である。但し、期間t2cには、電流測定用電位Vm_OLED(3)がデータ信号線S(j+1)に印加される。電流測定用電位Vm_OLED(3)は、電流測定用電位Vm_OLED(1)および電流測定用電位Vm_OLED(2)とは異なる電位である。
[0102]
 期間t5には、期間t1bと同様にして、モニタデータMOとしてのオペアンプ331の出力電圧(コンデンサ332の充電電圧)が、A/Dコンバータ324によってデジタル信号に変換される。また、期間t5には、モニタ制御信号M(i)がハイレベルからローレベルに変化する。これにより、モニタ制御トランジスタT3がオフ状態となる。期間t6以降については、上記第1の実施形態と同様である。
[0103]
 以上のように、本実施形態においては、第i行第j列の画素回路200(i,j)に含まれる有機EL素子21の特性を検出する処理に関し、モニタ行(第i行)についての選択期間中に、互いに異なる複数の電流測定用電位Vm_OLED(1)~Vm_OLED(3)がデータ信号線S(j+1)に順次に印加される。
[0104]
 <2.2.3 駆動方法のまとめ>
 本実施形態においては、TFT特性を検出する処理に関してもOLED特性を検出する処理に関しても、上述した初期化電位印加ステップ、特性検出用電位印加ステップ、電流測定用電位印加ステップ、電流測定用充電ステップ、およびAD変換ステップからなる一連の処理が3回繰り返し実行される。TFT特性の検出の際には、図19に示したように、期間t2aに、データ信号線S(j)への特性検出用電位Vr_TFT(1)の印加が開始されるとともにデータ信号線S(j+1)への電流測定用電位Vm_TFTの印加が開始される。すなわち、特性検出用電位印加ステップと電流測定用電位印加ステップとが同じタイミングで開始される。TFT特性の検出の際には、また、図19に示したように、期間t1bに、データ信号線S(j)への初期化電位Vpcの印加が開始されるとともにモニタデータMOのAD変換が開始される(期間t1cも同様)。すなわち、AD変換ステップと初期化電位印加ステップとが同じタイミングで開始される。
[0105]
 <2.3 効果>
 図24に示した従来の構成によれば、データ信号線に特性検出用電位を印加した後に当該データ信号線に電流検出用電位を印加する必要があるため、1回の特性検出期間中に単位モニタ処理が繰り返される場合、測定電流を安定化させるための期間(図26の期間t3)として充分な長さの期間を単位モニタ処理毎に設けなければならない。このため、モニタ時間が長くなっている。これに対して、本実施形態によれば、各画素回路200内の回路素子(駆動トランジスタT2、有機EL素子21)の特性検出に関し、書き込みラインとして機能するデータ信号線と読み出し機能として機能するデータ信号線とは異なる信号線である。このため、TFT特性の検出が行われている期間中、読み出しラインとして機能するデータ信号線の電位の変動はほとんどない。それ故、1回の特性検出期間中の2回目以降の単位モニタ処理に関しては、測定電流を安定化させるための期間(図19の期間t3b,t3c)の長さは比較的短くても良い。また、TFT特性の検出の際、例えば、1回目の単位モニタ処理についてのモニタデータMOのAD変換が行われている期間中に、2回目の単位モニタ処理用の初期化を行うことができる。このように、従来は逐次的に行う必要があった2つの処理を並行して行うことが可能となる。以上より、従来の構成に比べてモニタ時間が短縮される。
[0106]
 図23は、本実施形態における効果について説明するための図である。なお、本実施形態に関しては、1回の特性検出期間中の1回目の単位モニタ処理についての安定化期間を「第1安定化期間」といい、1回の特性検出期間中の2回目以降の単位モニタ処理についての安定化期間を「第2安定化期間」という。第1安定化期間には符号P3aを付し、第2安定化期間には符号P3bを付す。従来の構成によれば、TFT特性の検出についてのモニタ時間W1は、3回の単位モニタ処理についての初期化期間P1、書き込み期間P2、安定化期間P3、モニタ充電期間P4、およびAD変換期間P5の長さの総和となる。これに対して、本実施形態によれば、上述したように、1回の特性検出期間中の2回目以降の単位モニタ処理に関しては、測定電流を安定化させるための期間(安定化期間)の長さは比較的短くても良い。すなわち、図23に示すように、第2安定化期間P3bの長さを第1安定化期間P3aの長さよりも短くすることができる。また、上述したように、書き込みライン側と読み出しライン側とで2つの処理を並行して行うことができる。従って、図23に示すように、例えば1回目の単位モニタ処理についてのAD変換期間P5と2回目の単位モニタ処理についての初期化期間P1とをオーバーラップさせることや2回目の単位モニタ処理についての書き込み期間P2と第2安定化期間P3bとをオーバーラップさせることが可能となる。以上より、本実施形態におけるTFT特性の検出についてのモニタ時間W2は、従来の構成によるモニタ時間W1よりも時間Ptだけ短くなる。
[0107]
 以上のように、本実施形態においても、上記第1の実施形態と同様、外部補償機能を有する有機EL表示装置に関し、配線数を増加させることなくモニタ時間の短縮が実現される。
[0108]
 <3.その他>
 単位モニタ処理の際にデータ信号線に印加する電位に関し、上述したように、例えば、初期化電位Vpc、電流測定用電位Vm_TFT、特性検出用電位Vr_OLED、および黒色表示用のデータ電位Vd(BK)を同じ電位に設定しても良い。これに関し、初期化電位Vpcと特性検出用電位Vr_OLEDを同じ電位に設定した場合には、第1の実施形態では図10の期間t1もしくは期間t2が不要となり、第1の実施形態の第1の変形例では図16の期間t1が不要となり、第1の実施形態の第2の変形例では図18の期間t1もしくは期間t2が不要となり、第2の実施形態では図22の期間t1aもしくは期間t2aが不要となる。
[0109]
 上記各実施形態(変形例を含む)では有機EL表示装置を例に挙げて説明したが、これには限定されない。電流で駆動される表示素子(電流によって輝度または透過率が制御される表示素子)を備えた表示装置であれば、本発明を適用することができる。例えば、無機発光ダイオードを備えた無機EL表示装置や量子ドット発光ダイオード(Quantum dot Light Emitting Diode(QLED))を備えたQLED表示装置などにも本発明を適用することができる。
[0110]
 また、上記各実施形態(変形例を含む)では、TFT特性の検出は垂直走査期間に行われ、OLED特性の検出は電源オンあるいは電源オフの際に行われていた。しかしながら、これには限定されず、他の態様でTFT特性の検出およびOLED特性の検出を行うこともできる。

符号の説明

[0111]
 1…有機EL表示装置
 20…表示部
 21…有機EL素子
 30…ソースドライバ
 200…画素回路
 330…出力回路(電流モニタ回路を兼ねる出力回路)
 S,S(j),S(j+1),S(1)~S(n+1)…データ信号線
 T1…書き込み制御トランジスタ
 T2…駆動トランジスタ
 T3…モニタ制御トランジスタ
 T4…発光制御トランジスタ
 Vpc…初期化電位
 Vr_TFT,Vr_TFT(1)~Vr_TFT(3)…(TFT特性の検出が行われる際の)特性検出用電位
 Vm_TFT…(TFT特性の検出が行われる際の)電流測定用電位
 Vr_OLED…(OLED特性の検出が行われる際の)特性検出用電位
 Vm_OLED,Vm_OLED(1)~Vm_OLED(3)…OLED特性の検出が行われる際の)電流測定用電位

請求の範囲

[請求項1]
 複数のデータ信号線と、複数の走査信号線と、前記複数の走査信号線と1対1で対応する複数のモニタ制御線と、電流によって輝度が制御される表示素子および前記表示素子に供給すべき電流を制御するための駆動トランジスタを含み前記複数のデータ信号線と前記複数の走査信号線との交差部に対応して設けられたm行×n列(mおよびnは2以上の整数である)の画素回路とを備える、前記駆動トランジスタの特性を検出する機能を有する表示装置であって、
 前記複数のデータ信号線にデータ信号を印加するデータ信号線駆動回路と、
 前記複数の走査信号線に走査信号を印加する走査信号線駆動回路と、
 前記複数のモニタ制御線にモニタ制御信号を印加するモニタ制御線駆動回路と
を備え、
 前記データ信号線駆動回路は、各データ信号線に流れる電流を測定する機能を有し、
 第i行第j列(iは1以上m以下の整数であり、jは1以上n以下の整数である)の画素回路は、
  第1電源電圧が与えられている第1電源電圧線と第2電源電圧が与えられている第2電源電圧線との間に設けられ、第1端子と前記第2電源電圧線に接続された第2端子とを有する前記表示素子と、
  制御端子と、前記第1電源電圧線に接続された第1導通端子と、第2導通端子とを有する前記駆動トランジスタと、
  第i行の走査信号線に接続された制御端子と、第j列のデータ信号線に接続された第1導通端子と、前記駆動トランジスタの制御端子に接続された第2導通端子とを有する書き込み制御トランジスタと、
  第i行のモニタ制御線に接続された制御端子と、前記駆動トランジスタの第2導通端子に接続された第1導通端子と、第(j+1)列のデータ信号線に接続された第2導通端子とを有するモニタ制御トランジスタと
を含むことを特徴とする、表示装置。
[請求項2]
 第i行第j列の画素回路に含まれる駆動トランジスタの特性を検出する際、前記データ信号線駆動回路は、前記駆動トランジスタの特性を検出するためのデータ信号としての特性検出用電位の第j列のデータ信号線への印加と前記駆動トランジスタの特性を表す電流を測定するためのデータ信号としての電流測定用電位の第(j+1)列のデータ信号線への印加とを同じタイミングで開始することを特徴とする、請求項1に記載の表示装置。
[請求項3]
 前記データ信号線駆動回路は、各データ信号線に対応するよう、当該各データ信号線に流れる電流を測定する電流測定部を含み、
 第i行第j列の画素回路に含まれる駆動トランジスタの特性を検出する際、前記モニタ制御線駆動回路が前記モニタ制御トランジスタをオン状態にすることによって、前記駆動トランジスタの第2導通端子が第(j+1)列のデータ信号線に対応する電流測定部に接続されることを特徴とする、請求項1または2に記載の表示装置。
[請求項4]
 前記複数のデータ信号線として(n+1)本のデータ信号線が設けられていることを特徴とする、請求項1から3までのいずれか1項に記載の表示装置。
[請求項5]
 第i行第j列の画素回路に含まれる駆動トランジスタの特性を検出する処理に関し、第(i-1)行の走査信号線がオン状態からオフ状態に変化してから第(i+1)行の走査信号線がオフ状態からオン状態に変化するまでの期間である第i行の選択期間中に、前記データ信号線駆動回路は、前記駆動トランジスタの特性を検出するためのデータ信号として、互いに異なる複数の特性検出用電位を第j列のデータ信号線に順次に印加することを特徴とする、請求項1から4までのいずれか1項に記載の表示装置。
[請求項6]
 第i行の選択期間中において、前記データ信号線駆動回路は、第j列のデータ信号線へのk回目(kは1以上の整数である)の特性検出用電位の印加と第j列のデータ信号線への(k+1)回目の特性検出用電位の印加との間に、画素回路の状態を初期化する初期化電位を第j列のデータ信号線に印加することを特徴とする、請求項5に記載の表示装置。
[請求項7]
 第i行で、複数の偶数列の画素回路に含まれる駆動トランジスタの特性が同時に検出されるタイミングと、第i行で、複数の奇数列の画素回路に含まれる駆動トランジスタの特性が同時に検出されるタイミングとが異なることを特徴とする、請求項1から6までのいずれか1項に記載の表示装置。
[請求項8]
 前記表示素子の特性を検出する機能を更に有し、
 前記モニタ制御トランジスタの第1導通端子は、前記駆動トランジスタの第2導通端子に加えて前記表示素子の第1端子に接続されていることを特徴とする、請求項1から7までのいずれか1項に記載の表示装置。
[請求項9]
 第i行第j列の画素回路に含まれる表示素子の特性を検出する際、前記データ信号線駆動回路は、前記表示素子の特性を検出するためのデータ信号としての特性検出用電位の第j列のデータ信号線への印加と前記表示素子の特性を表す電流を測定するためのデータ信号としての電流測定用電位の第(j+1)列のデータ信号線への印加とを同じタイミングで開始することを特徴とする、請求項8に記載の表示装置。
[請求項10]
 前記データ信号線駆動回路は、各データ信号線に対応するよう、当該各データ信号線に流れる電流を測定する電流測定部を含み、
 第i行第j列の画素回路に含まれる表示素子の特性を検出する際、前記モニタ制御線駆動回路が前記モニタ制御トランジスタをオン状態にすることによって、前記表示素子の第1端子が第(j+1)列のデータ信号線に対応する電流測定部に接続されることを特徴とする、請求項8または9に記載の表示装置。
[請求項11]
 第i行第j列の画素回路に含まれる表示素子の特性を検出する処理に関し、第(i-1)行の走査信号線がオン状態からオフ状態に変化してから第(i+1)行の走査信号線がオフ状態からオン状態に変化するまでの期間である第i行の選択期間中に、前記データ信号線駆動回路は、前記表示素子の特性を表す電流を測定するためのデータ信号として、互いに異なる複数の電流測定用電位を第(j+1)列のデータ信号線に順次に印加することを特徴とする、請求項8から10までのいずれか1項に記載の表示装置。
[請求項12]
 前記データ信号線駆動回路は、各データ信号線に対応するよう、当該各データ信号線に流れる電流を測定する電流測定部を含み、
 第i行の画素回路に含まれる表示素子の特性を検出する際、前記モニタ制御線駆動回路が第i行の画素回路に含まれるモニタ制御トランジスタをオン状態にすることによって、第i行第z列(zは1以上n-1以下の整数である)の画素回路に含まれる表示素子の第1端子が第(z+1)列のデータ信号線に対応する電流測定部に接続されるとともに第i行第(z+1)列の画素回路に含まれる表示素子の第1端子が第(z+2)列のデータ信号線に対応する電流測定部に接続され、前記データ信号線駆動回路は、第(z+1)列のデータ信号線にも第(z+2)列のデータ信号線にも前記表示素子の特性を表す電流を測定するためのデータ信号としての電流測定用電位を印加することを特徴とする、請求項8から11までのいずれか1項に記載の表示装置。
[請求項13]
 各画素回路は、さらに、前記駆動トランジスタの制御端子に接続された第1電極と、前記駆動トランジスタの第1導通端子もしくは第2導通端子または前記表示素子の第2端子に接続された第2電極とを有する保持容量を含むことを特徴とする、請求項1から12までのいずれか1項に記載の表示装置。
[請求項14]
 複数のデータ信号線と、複数の走査信号線と、前記複数のデータ信号線と前記複数の走査信号線との交差部に対応して設けられたm行×n列(mおよびnは2以上の整数である)の画素回路とを備え、各画素回路に含まれる回路素子の特性を検出する機能を有する表示装置の駆動方法であって、
 画素回路の状態を初期化する初期化電位をデータ信号線に印加する初期化電位印加ステップと、
 前記回路素子の特性を検出するためのデータ信号としての特性検出用電位をデータ信号線に印加する特性検出用電位印加ステップと、
 前記回路素子の特性を表す電流を測定するためのデータ信号としての電流測定用電位をデータ信号線に印加する電流測定用電位印加ステップと、
 データ信号線に流れる電流に基づく充電を行う電流測定用充電ステップと、
 前記電流測定用充電ステップで得られた充電電圧に基づいてAD変換を行うAD変換ステップと
を含み、
 前記初期化電位印加ステップ、前記特性検出用電位印加ステップ、前記電流測定用電位印加ステップ、前記電流測定用充電ステップ、および前記AD変換ステップのうちの少なくとも2つのステップが同じタイミングで開始されることを特徴とする、駆動方法。
[請求項15]
 各画素回路は、前記回路素子として、電流によって輝度が制御される表示素子および前記表示素子に供給すべき電流を制御するための駆動トランジスタを含み、
 前記初期化電位印加ステップ、前記特性検出用電位印加ステップ、前記電流測定用電位印加ステップ、前記電流測定用充電ステップ、および前記AD変換ステップからなる一連のステップによって前記駆動トランジスタの特性が検出されることを特徴とする、請求項14に記載の駆動方法。
[請求項16]
 前記特性検出用電位印加ステップと前記電流測定用電位印加ステップとが同じタイミングで開始されることを特徴とする、請求項15に記載の駆動方法。
[請求項17]
 前記特性検出用電位印加ステップで第j列(jは1以上n以下の整数である)のデータ信号線に前記特性検出用電位が印加されたときには前記電流測定用電位印加ステップで第(j+1)列のデータ信号線に前記電流測定用電位が印加されることを特徴とする、請求項15または16に記載の駆動方法。
[請求項18]
 第i行第j列(iは1以上m以下の整数であり、jは1以上n以下の整数である)の画素回路に含まれる駆動トランジスタの特性を検出する処理に関し、第(i-1)行の走査信号線がオン状態からオフ状態に変化してから第(i+1)行の走査信号線がオフ状態からオン状態に変化するまでの期間である第i行の選択期間中に、前記一連のステップが複数回繰り返されることを特徴とする、請求項15から17までのいずれか1項に記載の駆動方法。
[請求項19]
 各画素回路は、前記回路素子として、電流によって輝度が制御される表示素子および前記表示素子に供給すべき電流を制御するための駆動トランジスタを含み、
 前記初期化電位印加ステップ、前記特性検出用電位印加ステップ、前記電流測定用電位印加ステップ、前記電流測定用充電ステップ、および前記AD変換ステップからなる一連のステップによって前記表示素子の特性が検出されることを特徴とする、請求項14に記載の駆動方法。
[請求項20]
 前記特性検出用電位印加ステップと前記電流測定用電位印加ステップとが同じタイミングで開始されることを特徴とする、請求項19に記載の駆動方法。
[請求項21]
 第i行の画素回路に含まれる表示素子の特性を検出する処理に関し、
  K回目(Kは1以上の整数である)の処理の際には、前記特性検出用電位印加ステップで前記特性検出用電位が奇数列のデータ信号線に印加され、前記電流測定用電位印加ステップで前記電流測定用電位が偶数列のデータ信号線に印加され、
  (K+1)回目の処理の際には、前記特性検出用電位印加ステップで前記特性検出用電位が偶数列のデータ信号線に印加され、前記電流測定用電位印加ステップで前記電流測定用電位が奇数列のデータ信号線に印加されることを特徴とする、請求項19または20に記載の駆動方法。
[請求項22]
 前記特性検出用電位印加ステップでは、奇数列のデータ信号線にも偶数列のデータ信号線にも前記表示素子の特性を検出するためのデータ信号としての特性検出用電位が印加され、
 前記電流測定用電位印加ステップでは、奇数列のデータ信号線にも偶数列のデータ信号線にも前記表示素子の特性を表す電流を測定するためのデータ信号としての電流測定用電位が印加されることを特徴とする、請求項19から21までのいずれか1項に記載の駆動方法。

図面

[ 図 1]

[ 図 2]

[ 図 3]

[ 図 4]

[ 図 5]

[ 図 6]

[ 図 7]

[ 図 8]

[ 図 9]

[ 図 10]

[ 図 11]

[ 図 12]

[ 図 13]

[ 図 14]

[ 図 15]

[ 図 16]

[ 図 17]

[ 図 18]

[ 図 19]

[ 図 20]

[ 図 21]

[ 図 22]

[ 図 23]

[ 図 24]

[ 図 25]

[ 図 26]