Processing

Please wait...

Settings

Settings

Goto Application

1. WO2020194116 - SEMICONDUCTOR DEVICE, BATTERY PACK, AND ELECTRONIC APPARATUS

Publication Number WO/2020/194116
Publication Date 01.10.2020
International Application No. PCT/IB2020/052356
International Filing Date 16.03.2020
IPC
G01R 19/165 2006.01
GPHYSICS
01MEASURING; TESTING
RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
19Arrangements for measuring currents or voltages or for indicating presence or sign thereof
165Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
H02J 7/00 2006.01
HELECTRICITY
02GENERATION, CONVERSION, OR DISTRIBUTION OF ELECTRIC POWER
JCIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
7Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
G01R 31/3835 2019.01
GPHYSICS
01MEASURING; TESTING
RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
31Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
36Arrangements for testing, measuring or monitoring the electrical condition of accumulators or electric batteries, e.g. capacity or state of charge
382Arrangements for monitoring battery or accumulator variables, e.g. SoC
3835involving only voltage measurements
Applicants
  • 株式会社半導体エネルギー研究所 SEMICONDUCTOR ENERGY LABORATORY CO., LTD. [JP]/[JP]
Inventors
  • 池田隆之 IKEDA, Takayuki
  • 青木健 AOKI, Takeshi
  • 上妻宗広 KOZUMA, Munehiro
  • 高橋圭 TAKAHASHI, Kei
  • 山崎舜平 YAMAZAKI, Shunpei
Priority Data
2019-05862426.03.2019JP
2019-07059602.04.2019JP
Publication Language Japanese (JA)
Filing Language Japanese (JA)
Designated States
Title
(EN) SEMICONDUCTOR DEVICE, BATTERY PACK, AND ELECTRONIC APPARATUS
(FR) DISPOSITIF À SEMI-CONDUCTEUR, BLOC-BATTERIE ET APPAREIL ÉLECTRONIQUE
(JA) 半導体装置、電池パック、および電子機器
Abstract
(EN)
Provided is a semiconductor device with reduced power consumption. The potentials of two nodes are switched with three transistors and a voltage is detected. One of the source and the drain of a first transistor is electrically connected to a first terminal, and the other of the source and the drain of the first transistor is electrically connected to the non-inverting input of a comparator via a first node. One of the source and the drain of a second transistor is electrically connected to a second terminal, and the other of the source and the drain of the second transistor is electrically connected to one of the source and the drain of a third transistor via a second node. The other of the source and the drain of the third transistor is electrically connected to a third terminal. A first capacitance element is provided between the first node and the second node. The inverting input of the comparator is electrically connected to a fourth terminal, and the output of the comparator is electrically connected to a fifth terminal.
(FR)
L'invention concerne un dispositif à semi-conducteur à consommation d'énergie réduite. Les potentiels de deux noeuds sont commutés avec trois transistors et une tension est détectée. Un des éléments entre la source et le drain d'un premier transistor est connecté électriquement à une première borne, et l'autre des éléments entre la source et le drain du premier transistor est connectée électriquement à l'entrée non inverseuse d'un comparateur par l'intermédiaire d'un premier nœud. L'un des éléments entre la source et le drain d'un second transistor est connecté électriquement à une seconde borne, et l'autre élément entre la source et le drain du second transistor est électriquement connecté à l'un des éléments entre la source et le drain d'un troisième transistor par l'intermédiaire d'un second noeud. L'autre élément entre la source et le drain du troisième transistor est électriquement connecté à une troisième borne. Un premier élément de capacité est prévu entre le premier noeud et le second noeud. L'entrée inverseuse du comparateur est connectée électriquement à une quatrième borne, et la sortie du comparateur est connectée électriquement à une cinquième borne.
(JA)
消費電力が低減された半導体装置を提供する。 3つのトランジスタで2つのノードの電位を切り替えて電圧を検知する。第1トランジスタのソースまたはドレインの一方は、第1端子と電気的に接続され、第1トランジスタのソースまたはドレインの他方は、第1ノードを介してコンパレータの非反転入力と電気的に接続され、第2トランジスタのソースまたはドレインの一方は、第2端子と電気的に接続され、第2トランジスタのソースまたはドレインの他方は、第2ノードを介して第3トランジスタのソースまたはドレインの一方と電気的に接続され、第3トランジスタのソースまたはドレインの他方は、第3端子と電気的に接続され、第1容量素子は、第1ノードと第2ノードの間に設けられ、コンパレータの反転入力は第4端子と電気的に接続され、コンパレータの出力は第5端子と電気的に接続される。
Latest bibliographic data on file with the International Bureau