Processing

Please wait...

Settings

Settings

Goto Application

1. WO2020192242 - DATA TRANSMISSION DEVICE AND METHOD, AND READABLE STORAGE MEDIUM

Publication Number WO/2020/192242
Publication Date 01.10.2020
International Application No. PCT/CN2020/071106
International Filing Date 09.01.2020
IPC
G06F 13/28 2006.01
GPHYSICS
06COMPUTING; CALCULATING OR COUNTING
FELECTRIC DIGITAL DATA PROCESSING
13Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
14Handling requests for interconnection or transfer
20for access to input/output bus
28using burst mode transfer, e.g. direct memory access, cycle steal
CPC
G06F 13/282
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
13Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
14Handling requests for interconnection or transfer
20for access to input/output bus
28using burst mode transfer, e.g. direct memory access ; DMA; , cycle steal
282Cycle stealing DMA
Applicants
  • 无锡海斯凯尔医学技术有限公司 WUXI HISKY MEDICAL TECHNOLOGIES CO., LTD. [CN]/[CN]
Inventors
  • 孙世博 SUN, Shibo
  • 何琼 HE, Qiong
  • 邵金华 SHAO, Jinhua
  • 孙锦 SUN, Jin
  • 段后利 DUAN, Houli
Agents
  • 北京同立钧成知识产权代理有限公司 LEADER PATENT & TRADEMARK FIRM
Priority Data
201910237373.327.03.2019CN
Publication Language Chinese (ZH)
Filing Language Chinese (ZH)
Designated States
Title
(EN) DATA TRANSMISSION DEVICE AND METHOD, AND READABLE STORAGE MEDIUM
(FR) DISPOSITIF ET PROCÉDÉ DE TRANSMISSION DE DONNÉES, ET SUPPORT DE STOCKAGE LISIBLE
(ZH) 数据传输的装置、方法及可读存储介质
Abstract
(EN)
A data transmission device and a method, and a readable storage medium, wherein the device comprises: a front-end processor (101), a transmission controller (102), and a back-end processor (103). A DMA controller (1011) in the front-end processor (101) is respectively connected to the transmission controller (102), a memory controller (1013), transmission buffers (1014, 1015) and a transmission scheduler (1012), the transmission controller (102) and the transmission scheduler (1012) are respectively connected to each transmission buffers (1014, 1015); the DMA controller (1011) is used to receiving a data transmission request sent by the back-end processor (103), receives the read data from the memory controller (1013), and send it to transmission buffers (1014, 1015); the memory controller (1013) is used to control the memory to read data according to a data read instruction, and sends the read data to the DMA controller (1011); the transmission scheduler (1012) is used to control transmission buffers (1014, 1015) to write the data sent by the DMA controller (1011), control the transmission buffers (1014, 1015) to read the data and transmit it to the back-end processor (103) via the transmission controller (102). Fast transmission of big data is achieved while avoiding the consumption of large amounts of resources.
(FR)
L'invention concerne un dispositif et un procédé de transmission de données, ainsi qu'un support de stockage lisible, ledit dispositif comprenant : un processeur frontal (101), un dispositif de commande de transmission (102) et un processeur dorsal (103). Un dispositif de commande DMA (1011) dans le processeur frontal (101) est relié respectivement au dispositif de commande de transmission (102), à un dispositif de commande de mémoire (1013), à des tampons de transmission (1014, 1015) et à un ordonnanceur de transmission (1012), le dispositif de commande de transmission (102) et l'ordonnancer de transmission (1012) étant connectés respectivement à chaque tampon de transmission (10141015); le dispositif de commande DMA (1011) est utilisé pour recevoir une demande de transmission de données envoyée par le processeur dorsal (103), reçoit les données de lecture du dispositif de commande de mémoire (1013), puis les envoie à des tampons de transmission (10141015); le dispositif de commande de mémoire (1013) est utilisé pour amener la mémoire à lire des données selon une instruction de lecture de données, puis envoie les données de lecture au dispositif de commande DMA (1011); l'ordonnanceur de transmission (1012) est utilisé pour amener les tampons de transmission (1014, 1015) à écrire les données envoyées par le dispositif de commande DMA (1011), puis amener les tampons de transmission (1014, 1015) à lire les données et les transmettre au processeur dorsal (103) par le biais du dispositif de commande de transmission (102). Une transmission rapide de mégadonnées est obtenue tout en évitant la consommation de grandes quantités de ressources.
(ZH)
一种数据传输的装置、方法及可读存储介质,该装置包括:前端处理器(101),传输控制器(102)及后端处理器(103)。前端处理器(101)中DMA控制器(1011)分别与传输控制器(102)、内存控制器(1013)、各传输缓冲器(1014, 1015)和传输调度器(1012)连接,传输控制器(102)和传输调度器(1012)均分别与各传输缓冲器(1014, 1015)连接;DMA控制器(1011)用于接收后端处理器(103)的发送的数据传输请求,并从内存控制器(1013)接收读取到的数据,并将其发送至传输缓冲器(1014, 1015);内存控制器(1013),用于根据数据读取指令控制内存读取数据,并将读取到的数据发送给DMA控制器(1011);传输调度器(1012),用于控制多个传输缓冲器(1014, 1015)对DMA控制器(1011)发送来的数据进行写入,控制多个传输缓冲器(1014, 1015)将数据读出并经传输控制器(102)传输至后端处理器(103)。进行大数据的快速传输,避免大量资源的耗费。
Also published as
Latest bibliographic data on file with the International Bureau