(EN) A configurable circuit configurable according to the data width of elements of a matrix is described that includes a memory array, logic to write a matrix to the memory array having elements with a data width which can be specified using configuration data, logic for a transpose read of the matrix as-written and logic for normal read of the matrix as-written. The memory array includes first and second read ports operable in parallel. Transpose read logic and normal read logic can be coupled to the first and second read ports, respectively, allowing transpose and normal read of a matrix simultaneously.
(FR) Selon la présente invention, un circuit configurable, configurable selon la largeur de données d'éléments d'une matrice, comprend un réseau de mémoire, une logique permettant d'écrire une matrice dans le réseau de mémoire ayant des éléments dont une largeur de données peut être spécifiée à l'aide des données de configuration, d'une logique applicable à une lecture transposée de la matrice telle qu'elle est écrite et d'une logique applicable à une lecture normale de la matrice telle qu'elle est écrite. Le réseau de mémoire comprend des premier et second ports de lecture utilisables en parallèle. La logique de lecture transposée et la logique de lecture normale peuvent être couplées aux premier et second ports de lecture, respectivement, ce qui permet la lecture transposée et normale d'une matrice simultanément.
