Processing

Please wait...

Settings

Settings

Goto Application

1. WO2020117348 - NON-VOLATILE MEMORY DIE WITH DEEP LEARNING NEURAL NETWORK

Publication Number WO/2020/117348
Publication Date 11.06.2020
International Application No. PCT/US2019/050105
International Filing Date 06.09.2019
Applicants
  • WESTERN DIGITAL TECHNOLOGIES, INC. [US]/[US]
Inventors
  • ROM, Rami
  • PELE, Ofir
  • BAZARSKY, Alexander
  • ELIASH, Tomer, Tzvi
  • ZAMIR, Ran
  • INBAR, Karin
Agents
  • FITCH, Gabriel
Priority Data
16/212,58606.12.2018US
16/212,59606.12.2018US
Publication Language English (EN)
Filing Language English (EN)
Designated States
Title
(EN) NON-VOLATILE MEMORY DIE WITH DEEP LEARNING NEURAL NETWORK
(FR) PUCE DE MÉMOIRE NON VOLATILE À RÉSEAU NEURONAL À APPRENTISSAGE PROFOND
Abstract
(EN)
Exemplary methods and apparatus are provided for implementing a deep learning accelerator (DLA) or other neural network components within the die of a non-volatile memory (NVM) apparatus using, for example, under- the- array circuit components within the die. Some aspects disclosed herein relate to configuring the under-the-array components to implement feedforward DLA operations. Other aspects relate to backpropagation operations. Still other aspects relate to using an NAND-based on-chip copy with update function to facilitate updating synaptic weights of a neural network stored on a die. Other aspects disclosed herein relate to configuring a solid state device (SSD) controller for use with the NVM. In some aspects, the SSD controller includes flash translation layer (FTL) tables configured specifically for use with neural network data stored in the NVM.
(FR)
Selon des modes de réalisation donnés à titre d'exemple, l'invention concerne des procédés et des appareils de mise en œuvre d'un accélérateur d'apprentissage profond (DLA) ou d'autres composants de réseau neuronal à l'intérieur de la puce d'un appareil de mémoire non volatile (NVM) au moyen, par exemple, des composants de circuit de sous-réseau à l'intérieur de la puce. Certains aspects de la présente invention concernent la configuration des composants de sous-réseau pour la mise en œuvre d'opérations de DLA par anticipation. D'autres aspects concernent des opérations de rétropropagation. D'autres aspects encore concernent l'utilisation d'une copie sur puce à base NON-ET avec une fonction de mise à jour pour faciliter la mise à jour de pondérations synaptiques d'un réseau neuronal mémorisé sur une puce. D'autres aspects de la présente invention concernent la configuration d'un contrôleur de dispositif à semi-conducteurs (SSD) destiné à être utilisé avec la NVM. Selon certains aspects, le contrôleur SSD comprend des tables de couche de traduction flash (FTL) configurées spécifiquement pour être utilisées avec des données de réseau neuronal mémorisées dans la NVM.
Also published as
EP19888248.2
EP2019888248
Latest bibliographic data on file with the International Bureau