Processing

Please wait...

Settings

Settings

Goto Application

1. WO2020115978 - TRANSMISSION DEVICE, PRINTED WIRING BOARD, AND INFORMATION APPARATUS

Document

明 細 書

発明の名称 伝送装置、印刷配線基板、並びに情報機器

技術分野

0001  

背景技術

0002   0003   0004   0005  

先行技術文献

特許文献

0006  

発明の概要

発明が解決しようとする課題

0007  

課題を解決するための手段

0008   0009   0010   0011  

発明の効果

0012   0013   0014  

図面の簡単な説明

0015  

発明を実施するための形態

0016   0017   0018   0019   0020   0021   0022   0023   0024   0025   0026   0027   0028   0029   0030   0031   0032   0033   0034   0035   0036   0037   0038   0039   0040   0041   0042   0043   0044   0045   0046   0047   0048   0049   0050   0051   0052   0053   0054   0055   0056   0057   0058   0059   0060   0061   0062   0063   0064   0065   0066   0067  

産業上の利用可能性

0068   0069   0070   0071   0072   0073  

符号の説明

0074  

請求の範囲

1   2   3   4   5   6   7   8   9  

図面

1   2   3   4   5   6   7   8   9   10  

明 細 書

発明の名称 : 伝送装置、印刷配線基板、並びに情報機器

技術分野

[0001]
 本明細書で開示する技術は、低インピーダンス部が挿入された伝送路を有する伝送装置、印刷配線基板、並びに情報機器に関する。

背景技術

[0002]
 伝送線路上にインピーダンスが不整合な部分が存在すると、反射の原因となって伝搬特性が劣化することが知られている。例えばミリ波帯などの高周波信号を扱う装置において、大きな反射を発生するので、上記の問題はより顕在化する。
[0003]
 例えば、半導体チップを搭載する配線基板において、半導体チップと電気的に接続される電極(ランド)からλ/4の電気長だけ離間した場所に(但し、λは所望周波数に応じた電磁波波長とする)、大きなビアランドを有するスルーホールを配設してインピーダンスの整合をとる半導体装置及び配線基板について提案がなされている(特許文献1を参照のこと)。但し、伝送信号が高周波化していくと、波長λが短縮して、ランドとビアホール間の距離が短くなるため、配線基板の製造が難しくなることが懸念される。
[0004]
 また、マイクロストリップラインとストリップラインとをスルーホールで接続する多層の回路基板において、ストリップラインのスルーホールからλ/4の部分に、幅寸法を大きくしたインピーダンス整合部を形成した回路基板について提案がなされている(特許文献2を参照のこと)。この回路基板によれば、スルーホールで発生する反射と、段差部での反射を逆位相にして、反射を打ち消すことが期待できる。但し、反射の原因となる構造の直前に線路を実装する必要がある。
[0005]
 また、伝送線路内のインピーダンス不整合区間の前段側と後段側にそれぞれ接続され、前記インピーダンス不整合区間と同じ遅延時間を持つ2つの伝送線路と、前記インピーダンス不整合区間と同じ遅延時間を持つ2つの伝送線路にそれぞれ接続され、当該インピーダンス不整合区間と同じ遅延時間を持つ伝送線路の遅延時間に対して、2×n倍(nは正の整数)の遅延時間を持ち、且つ、nの値が小さいほど前記インピーダンス不整合区間に近い側に接続された複数の伝送線路とを備え、前記各伝送線路の特性インピーダンスは、当該各伝送線路間接続部の反射係数が等しくなるよう設定された伝送装置について提案がなされている(特許文献3を参照のこと)。

先行技術文献

特許文献

[0006]
特許文献1 : 特開2014-204057号公報
特許文献2 : 特開2016-72818号公報
特許文献3 : 特開2017-38133号公報

発明の概要

発明が解決しようとする課題

[0007]
 本明細書で開示する技術の目的は、低インピーダンス部が挿入された伝送路を有し、インピーダンス不整合による伝搬損失を抑制する伝送装置、印刷配線基板、並びに情報機器を提供することにある。

課題を解決するための手段

[0008]
 本明細書で開示する技術の第1の側面は、
 第1のインピーダンスを有するパッケージと、
 前記パッケージの両端にそれぞれ接続された、前記第1のインピーダンスとは異なる第2のインピーダンスを有する第1の伝送路及び第2の伝送路と、
 前記パッケージと前記第1の伝送路の接続部、及び前記パッケージと前記第2の伝送路の接続部にそれぞれ配設された、λ/4の電気長を持ち(但し、λは所望周波数に応じた電磁波波長とする)、且つ前記第1のインピーダンスと前記第2のインピーダンスの中間となるようにインピーダンスが調整された中間区間と、
を具備する伝送装置である。
[0009]
 例えば、前記パッケージは回路チップであり、前記第1の伝送路及び前記第2の伝送路は、印刷配線基板上に形成された配線パターンであり、前記回路チップの両端の端子が、前記第1の伝送路及び前記第2の伝送路の各端部に形成されたランドにソルダーでそれぞれ接合され、前記中間区間は、前記ランドと、前記第1の伝送路及び前記第2の伝送路のランド付近を覆うレジスト膜の塗布領域からなる。そして、前記ランドのサイズに基づいて前記中間区間のインピーダンスが調整される。また、前記回路チップの端子と前記配線パターンとの電気接点から電気長がλ/4となる地点まで前記レジスト膜の塗布領域が形成されている。
[0010]
 また、本明細書で開示する技術の第2の側面は、
 第1のインピーダンスを有する回路チップを表層に搭載し、
 前記回路チップの入力端子及び出力端子にそれぞれ接続された、記第1のインピーダンスとは異なる第2のインピーダンスを有する第1の配線パターン及び第2の配線パターンと、
 前記第1のインピーダンスと前記第2のインピーダンスの中間となる第3のインピーダンスをそれぞれ有する、前記回路チップの入力端子と前記第1の配線パターンの接点となる第1のランド、及び前記回路チップの出力端子と前記第2の配線パターンの接点となる第2のランドと、
 前記第1のランド及び前記第2のランドを覆い、所望周波数に応じた電気長を有するレジスト膜の塗布領域と、
を具備する印刷配線基板である。
[0011]
 また、本明細書で開示する技術の第3の側面は、
 1以上の印刷配線基板を含み、
 少なくとも1つの印刷配線基板は、第1のインピーダンスを有する回路チップを表層に搭載し、
 前記回路チップの入力端子及び出力端子にそれぞれ接続された、前記第1のインピーダンスとは異なる第2のインピーダンスを有する第1の配線パターン及び第2の配線パターンと、
 前記第1のインピーダンスと前記第2のインピーダンスの中間となる第3のインピーダンスをそれぞれ有する、前記回路チップの入力端子と前記第1の配線パターンの接点となる第1のランド、及び前記回路チップの出力端子と前記第2の配線パターンの接点となる第2のランドと、
 前記第1のランド及び前記第2のランドを覆い、所望周波数に応じた電気長を有するレジスト膜の塗布領域と、
を具備する、情報機器である。

発明の効果

[0012]
 本明細書で開示する技術によれば、例えば回路チップが搭載された印刷配線基板などの、低インピーダンス部が挿入された伝送路を有し、インピーダンス不整合による伝搬損失を抑制する伝送装置、印刷配線基板、並びに情報機器を提供することができる。
[0013]
 なお、本明細書に記載された効果は、あくまでも例示であり、本発明の効果はこれに限定されるものではない。また、本発明が、上記の効果以外に、さらに付加的な効果を奏する場合もある。
[0014]
 本明細書で開示する技術のさらに他の目的、特徴や利点は、後述する実施形態や添付する図面に基づくより詳細な説明によって明らかになるであろう。

図面の簡単な説明

[0015]
[図1] 図1は、印刷配線基板100の構成例を示した図(側面図)である。
[図2] 図2は、印刷配線基板100の構成例を示した図(上面図)である。
[図3] 図3は、回路チップ110が搭載された印刷配線基板100のインピーダンス構成を模式的に示した図である。
[図4] 図4は、回路チップ110が搭載された印刷配線基板100のインピーダンス構成(改善例)を模式的に示した図である。
[図5] 図5は、印刷配線基板100のインピーダンスマッチング構造を示した図である。
[図6] 図6は、印刷配線基板100上を信号が伝送する様子を示した図である。
[図7] 図7は、ランド径及びレジスト膜の塗布領域を拡大した際のインピーダンス分布を示した図である。
[図8] 図8は、印刷配線基板100の周波数に応じた反射特性S11を示した図である。
[図9] 図9は、変形例に係る印刷配線基板900の構成例を示した図である。
[図10] 図10は、他の変形例に係る印刷配線基板1000の構成例を示した図である。

発明を実施するための形態

[0016]
 以下、図面を参照しながら本明細書で開示する技術の実施形態について詳細に説明する。
[0017]
 図1及び図2には、本実施形態で想定している印刷配線基板100の構成例を示している。但し、図1は、回路チップ110が搭載された印刷配線基板100を側面から眺めた様子を示し、図2は、印刷配線基板100を上面から眺めた様子(但し、回路チップ110を外した状態)を示している。
[0018]
 印刷配線基板100上には、回路チップ110が搭載されている。回路チップ110は、「パッケージ」とも呼ばれる電子部品である。ここで、回路チップ110として、例えば高速無線通信用のミリ波信号などを扱う高周波回路を想定している。
[0019]
 印刷配線基板100の上面には、銅箔などからなる配線101及び102が印刷技術により形成されている。また、配線101は端部にランド103を有し、配線102は端部にランド104を有している。
[0020]
 回路チップ110の接続端子111及び112は、それぞれソルダー121及び122を介して、配線101の端部のランド103並びに配線102の端部のランド104と電気的に接続されている。
[0021]
 また、印刷配線基板100の表面の所定領域は、レジスト膜130で覆われている。レジスト膜130は、配線間の絶縁若しくは短絡防止、並びに配線の酸化防止などの役割がある。
[0022]
 なお、図1及び図2は、図面の簡素化のため、印刷配線基板100の表面には同一直線上に2本の配線101及び102のみが形成され、且つ、回路チップ110は紙面の左右両端にそれぞれ1つずつ接続端子を持ち、それぞれ配線101と配線102間を電気接続する構成が描かれているが、実際には印刷配線基板100の表面には多数の配線が複雑に形成され、且つ、回路チップ110は多数の端子を有することが想定されている。また、印刷配線基板100は多層基板であってもよい。
[0023]
 図3には、図1に示した、回路チップ110が搭載された印刷配線基板100のインピーダンス構成を模式的に示している。一般に、印刷配線基板100の表面に形成される配線101及び102は、50オームとなるようにインピーダンスを調整して製作される。一方、回路チップ110も50オームとなるようにインピーダンスを調整して製作されれば、印刷配線基板100とインピーダンスが整合する。しかしながら、現実には、回路チップ110は、例えば35オーム程度の低インピーダンスの電子部品として製作されることがある。その結果、回路チップ110とその両端に接続される配線101及び102の間のインピーダンス不整合部分が反射の原因となって、伝搬特性が劣化するという問題が生じる。
[0024]
 そこで、本明細書では、図4に示すような、低インピーダンスの回路チップ110と、その両端に接続される伝送路としての配線101及び102との間に、λ/4の電気長からなり(但し、λは所望周波数に応じた電磁波波長とする)、インピーダンスを調整した中間区間131及び132をそれぞれ配設したインピーダンス構成を提案する。
[0025]
 参照番号401で示すように、一方の配線101に入力された信号が、中間区間131、回路チップ110、及び中間区間132を通過して、参照番号402で示すように、他方の配線102から出力される過程で、参照番号403及び404で示すように、配線101と中間区間131の境界で反射する反射波、及び、中間区間131と回路チップ110の境界で反射する反射波が発生する。
[0026]
 中間区間131がλ/4の電気長を持つことで、所望周波数の反射波403と反射波404を逆位相且つ同じパワーにすることができ、反射波403と反射波404が打ち消し合うことで、所望周波数でのインピーダンス不整合を解決して、伝搬損失を抑制することができる。また、配線102に入力された信号が配線101から出力される場合も同様に、逆位相且つ同じパワーとなる反射波同士の打ち消し合いによって、インピーダンス不整合による伝搬損失を抑制することができる。
[0027]
 低インピーダンスの回路チップ110のインピーダンスをZ1(例えば、Z1=35オーム)とし、伝送路としての配線101及び102のインピーダンスをZ2(例えば、Z2=50オーム)とすると、各中間区間131及び132のインピーダンスZ0は、Z1とZ2の中間のインピーダンスである(すなわち、Z2<Z0<Z1)。
[0028]
 より好ましくは、各中間区間131及び132のインピーダンスZ0は、下式(1)で表され、又は、下式(1)で表される値に近似する。
[0029]
[数1]


[0030]
 回路チップ110のインピーダンス値Z1を35オームとし、配線101及び102のインピーダンス値Z2を50オームとすると、各中間区間131及び132の適切なインピーダンス値Z0は、上式(1)に従って、およそ42オームと算出される。
[0031]
 インピーダンスマッチングをとる1つの方法として、信号が反射する構造部分の直前に、容量性や誘導性を持つ構造を、適切な大きさ及び適切な長さで配設することが挙げられる。
[0032]
 図1及び図2に示したような印刷配線基板100上では、低インピーダンスを持つ回路チップ110と、高インピーダンスを持つ配線101及び102との電気接点となるランド103及び104のサイズ(ランド径)を大きくすることや、レジスト膜130の塗布領域によって、信号が反射する構造部分の直前に、容量性や誘導性を持つ構造を配設することができる。言い換えれば、適切な大きさを持つランド103、及び、適切な電気長を持つ104とレジスト膜130とによって、所望のインピーダンス値及び電気長を持つ中間区間131及び132を実現することができる。
[0033]
 具体的には、回路チップ110の両端の中間区間131及び132のインピーダンスZ0は、回路チップ110の端子と各配線101及び102の電気接点部分であるランド103及び104のサイズ(ランド径)によって調整することができる。上式(1)に示したような最適なインピーダンス値Z0となるランド103及び104のサイズは、例えばシミュレーションを通じて取得することができる。
[0034]
 また、既に述べたように、インピーダンスの調整を行う中間区間131及び132の電気長がλ/4であることが望ましい(但し、λは所望周波数に応じた電磁波波長とする)。図1及び図2に示したような印刷配線基板100においては、中間区間131及び132ランド103及び104付近を覆うように形成されたレジスト膜130の塗布領域に相当する。したがって、図5に示すように、回路チップ110の端子と配線101との電気接点から電気長がλ/4となる地点までレジスト膜130の塗布領域によって配線101上に中間区間131を形成することで、所望周波数の信号の反射による伝搬損失を抑制することができる。また、図示を省略するが、配線102上のレジスト膜130の塗布領域によって、中間区間132を形成する。
[0035]
 図6には、印刷配線基板100上を信号が伝送する様子を模式的に示している。ここでは、参照番号601で示すように、信号が一方の配線101に入力され、参照番号602で示すように、他方の配線102から出力されることを想定している。
[0036]
 入力信号601が中間区間131、回路チップ110、及び中間区間132を通過する過程で、参照番号603で示すように、配線101と中間区間131の境界で反射する反射波が発生するとともに、参照番号604で示すように、中間区間131と回路チップ110の境界で反射する反射波が発生する。但し、図6中、中間区間131は配線101上のレジスト膜130の塗布領域とし、中間区間132は配線102上のレジスト膜130の塗布領域とする。
[0037]
 レジスト膜130の塗布領域からなる中間区間131がλ/4の電気長を持つことで、所望周波数の反射波603と反射波404を逆位相且つ同じパワーにすることができ、反射波603と反射波604が打ち消し合うことで、所望周波数でのインピーダンス不整合を解決して、伝搬損失を抑制することができる。
[0038]
 また、配線102に入力された信号が配線101から出力される場合も同様に、逆位相且つ同じパワーとなる反射波同士の打ち消し合いによって、インピーダンス不整合による伝搬損失を抑制することができる。
[0039]
 図7には、ランド103及び104のランド径を拡大するとともに、レジスト膜130の塗布領域をλ/4の電気長まで拡大した際の、印刷配線基板100の信号伝送方向のインピーダンス分布を示している。低インピーダンス(例えば、35オーム)の回路チップ110の両端には、高インピーダンス(例えば、50オーム)の配線101及び102との間に、中間的なインピーダンス(例えば、42オーム)を有するレジスト膜130の塗布領域131及び132が形成されている。上述したように、配線101の端部から信号を入力した際に、配線101とレジスト膜の塗布領域131の間で生じる反射と、レジスト膜の塗布領域131と回路チップ110の間で生じる反射は、大きさ(パワー)が同じで且つ逆の位相となるので、完全に打ち消し合う。
[0040]
 また、配線102の端部から信号を入力した際に、配線102とレジスト膜の塗布領域132の間で生じる反射と、レジスト膜の塗布領域132と回路チップ110の間で生じる反射は、大きさ(パワー)が同じで且つ逆の位相となるので、完全に打ち消し合う。
[0041]
 また、図8には、印刷配線基板100の周波数に応じた反射特性S11を示している。同図中、参照番号801は、ランド103及び104のランド径及びレジスト膜130の塗布領域を改善する前の印刷配線基板100の反射特性S11であり、参照番号802は、ランド103及び104のランド径及びレジスト膜130の塗布領域を改善した後の印刷配線基板100の反射特性である。また、参照番号803は、最適なインピーダンス値となるようにランド103及び104のランド径を最適化し、且つ、レジスト膜130の塗布領域がλ/4の電気長となるように最適化した際の、印刷配線基板100の反射特性S11である。参照番号803で示す反射特性S11によれば、所定の帯域において反射を大きく抑制できていることが分かる。
[0042]
 ランド103及び104のランド径、及び、レジスト膜130の塗布領域の電気長を改善し、さらに最適化することで、配線101とレジスト膜の塗布領域131の間で生じる反射と、レジスト膜の塗布領域131と回路チップ110の間で生じる反射は、大きさが同じに近づくとともに逆の位相に近づく。これによって、図8から分かるように、所望の周波数において反射が抑圧される反射特性となるので、言い換えれば所望の周波数の信号の反射による伝搬損失を低減することができる。
[0043]
 図9には、ランド径及びレジスト膜の電気長を最適化した、変形例に係る印刷配線基板900の構成例を示している。
[0044]
 この印刷配線基板900上に搭載された回路チップ910は、1つの入力端子911と、2つの出力端子912及び912と、入力端子911に入力された信号の出力先を出力端子912及び913のうち一方に選択するRF(Radio Frequency)スイッチ914を含んでいる。
[0045]
 また、印刷配線基板900の表面には、入力端子911へ入力信号を伝送するための配線901と、入力端子911との電気接点のために配線901の先端に形成されたランド904と、出力端子912から出力される信号を伝送するための配線902と、出力端子912との電気接点のために配線902の先端に形成されたランド905と、出力端子913から出力される信号を伝送するための配線903と、出力端子913との電気接点のために配線903の先端に形成されたランド906が形成されている。端子と配線との各電気接点はソルダーにより接合されているが、ここでは図示を省略する。
[0046]
 さらに、印刷配線基板900の表面の所定領域は、レジスト膜930で覆われている。レジスト膜930は、配線間の絶縁若しくは短絡防止、並びに配線の酸化防止などの役割がある。本実施形態では、レジスト膜930の塗布領域は、信号が反射する構造部分の直前に、容量性を付与するという役割もある。
[0047]
 回路チップ910が低インピーダンスZ1を有するのに対し、配線911、912、913は高インピーダンスZ2を有する。また、レジスト膜130の塗布領域は、容量性が付与されることにより、中間的なインピーダンスZ0(但し、Z1<Z0<Z2とする)を有する中間区間となる。
[0048]
 中間区間のインピーダンスZ0の値は、低インピーダンス値Z1及び高インピーダンス値Z2から、上式(1)を用いて算出される。各端子911~913の電気接点における中間区間のインピーダンスは、各々のランド904~906のランド径によって調整することができる。
[0049]
 また、各配線901~903上を伝送する信号の反射による伝搬損失を抑制するには、中間区間となる各端子911~913の中心からレジスト膜930の端縁までの距離がそれぞれλ/4の電気長であることが望ましい(但し、λは所望周波数に応じた電磁波波長とする)。信号の伝送路が斜め方向となる配線912のレジスト膜903の形状は、端子912の中心からレジスト膜930の端縁までの距離をλ/4の電気長とするために、レジスト膜930の角に切り込みを配線902の線路の長手方向と垂直となるような入れた形状となる。
[0050]
 また、図10には、ランド径及びレジスト膜の電気長を最適化した、他の変形例に係る印刷配線基板1000の構成例を示している。
[0051]
 この印刷配線基板1000上には、回路チップ1100が搭載されている。また、この回路チップ1100は、ミリ波などの高周波信号が伝搬する高周波信号伝搬部1110と、低周波信号が伝搬する低周波信号伝搬部1150を備えている。
[0052]
 回路チップ1100の高周波信号伝搬部1110は、1つの入力端子1101と、2つの出力端子1102及び1103と、入力端子1101に入力された信号の出力先を出力端子1102及び1103のうち一方に選択するRFスイッチ1104を含んでいる。
[0053]
 また、印刷配線基板1100の表面には、高周波信号伝搬部1110に対応して、入力端子1101へ入力信号を伝送するための配線1001と、入力端子1101との電気接点のために配線1001の先端に形成されたランド1004と、出力端子1102から出力される信号を伝送するための配線1002と、出力端子1102との電気接点のために配線1002の先端に形成されたランド1005と、出力端子1103から出力される信号を伝送するための配線1003と、出力端子1103との電気接点のために配線1003の先端に形成されたランド1006が形成されている。端子と配線との各電気接点はソルダーにより接合されているが、ここでは図示を省略する。
[0054]
 一方、回路チップ1100の低周波信号伝搬部1150は、1つの入力端子1111と、2つの出力端子1112及び1113と、入力端子1111に入力された信号の出力先を出力端子1112及び1113のうち一方に選択するRFスイッチ1114を含んでいる。
[0055]
 また、印刷配線基板1100の表面には、低周波信号伝搬部1150に対応して、入力端子1111へ入力信号を伝送するための配線1011と、入力端子1111との電気接点のために配線1011の先端に形成されたランド1014と、出力端子1112から出力される信号を伝送するための配線1012と、出力端子1112との電気接点のために配線1012の先端に形成されたランド1015と、出力端子1113から出力される信号を伝送するための配線1013と、出力端子1113との電気接点のために配線1013の先端に形成されたランド1016が形成されている。端子と配線との各電気接点はソルダーにより接合されているが、ここでは図示を省略する。
[0056]
 さらに、回路チップ1100の高周波信号伝搬部1110の表面の所定領域は、レジスト膜1030で覆われている。同様に、回路チップ1100の低周波信号伝搬部1150の表面の所定領域は、レジスト膜1080で覆われている。レジスト膜1030及び1080は、配線間の絶縁若しくは短絡防止、並びに配線の酸化防止などの役割がある。本実施形態では、レジスト膜1030及び1080の塗布領域は、信号が反射する構造部分の直前に、容量性を付与するという役割もある。
[0057]
 回路チップ1100が低インピーダンスZ1を有するのに対し、配線1001、1002、1003並びに配線1011、1012、1013は高インピーダンスZ2を有する。これに対し、レジスト膜1030及び1080の塗布領域は、容量性が付与されることにより、中間的なインピーダンスZ0(但し、Z1<Z0<Z2とする)を有する中間区間を形成することができる。
[0058]
 中間区間のインピーダンスZ0の値は、低インピーダンス値Z1及び高インピーダンス値Z2から、上式(1)を用いて算出される。各端子1101~1103並び各端子1111~1113の電気接点における中間区間のインピーダンスは、各々のランド1004~1106及びランド1164~1166のランド径によって調整することができる。
[0059]
 また、各配線1001~1003上を伝送する信号の反射による伝搬損失を抑制するには、中間区間となる各端子1101~1103の中心からレジスト膜1030の端縁までの距離がそれぞれλ high/4の電気長であることが望ましい(但し、λ highは、高周波信号伝搬部1110において伝搬される高周波信号に応じた電磁波波長とする)。
[0060]
 同様に、各配線1011~1013上を伝送する信号の反射による伝搬損失を抑制するには、中間区間となる各端子1111~1113の中心からレジスト膜1080の端縁までの距離がそれぞれλ low/4の電気長であることが望ましい(但し、λ lowは、低周波信号伝搬部1150において伝搬される低周波信号に応じた電磁波波長とする)。
[0061]
 回路チップの周縁に形成されるレジスト膜の電気長は、伝搬させたい信号の周波数に応じた電磁波波長で決まる。図10に示すように、2種類のRFスイッ1104及び1114を含み、異なる周波数で動作する回路チップ1100を搭載する印刷配線基板1000の場合、高周波信号の方が低周波信号よりも電磁波波長が短いことから(すなわち、λ high<λ low)、高周波信号伝搬部1110側のレジスト膜1030を狭く、低周波信号伝搬部1150側のレジスト膜1080を広くして形成することによって、各RFスイッ1104及び1114の伝搬特性をそれぞれ最適化することができる。
[0062]
 本明細書で開示する技術についてまとめると、インピーダンス不整合部分に中間的なインピーダンスを有し且つ所望周波数に応じた電気長からなる中間区間を設けることによって、反射特性を改善することが可能となるので、所望の周波数の伝搬特性を改善することができる。
[0063]
 また、インピーダンス不整合が生じている箇所の直前にインピーダンスマッチングの構造を設けると、大きな特性改善に繋がる。本明細書で開示する技術によれば、回路チップを印刷配線基板に実装するためのランドを活用してインピーダンスマッチングを行うので、印刷配線基板と回路チップ間のインピーダンス不整合のために生じる反射に対して効果的にインピーダンスマッチングを実現することが可能である。
[0064]
 また、本明細書で開示する技術によれば、レジスト膜を調整することでインピーダンスマッチングを微調整することができる。したがって、印刷配線基板の配線パターンを決定した後の工程でも、容易にインピーダンスマッチングを微調整することができる。
[0065]
 また、本明細書で開示する技術によれば、表層にランドの構造を利用してインピーダンスマッチングを実現するので、層構造やスルーホールの配置などの制約がなく、さまざまなタイプの印刷配線基板に対して適用することができる。
[0066]
 本明細書で開示する技術は、携帯電話や無線LAN(Local Area Network)などの通信機器やデジタルカメラを始め、さまざまなタイプの情報機器若しくは電子機器に使用される印刷配線基板に好適に適用することができる。
[0067]
 なお、レジスト膜の物理長は一般に数百ミクロン程度であり、これはミリ波信号に応じた4/λの電気長であることを考慮すると(但し、λは所望周波数に応じた電磁波波長とする)、本明細書で開示する技術は、低周波信号よりも高周波信号を伝搬する伝送装置に対してより好適に適用することができる、ということができる。

産業上の利用可能性

[0068]
 以上、特定の実施形態を参照しながら、本明細書で開示する技術について詳細に説明してきた。しかしながら、本明細書で開示する技術の要旨を逸脱しない範囲で当業者が該実施形態の修正や代用を成し得ることは自明である。
[0069]
 本明細書で開示する技術は、例えばミリ波帯を利用する無線通信向けの高周波回路を搭載した印刷配線基板に適用して、インピーダンス不整合に起因する伝搬損失を抑制することができる。
[0070]
 要するに、例示という形態により本明細書で開示する技術について説明してきたのであり、本明細書の記載内容を限定的に解釈するべきではない。本明細書で開示する技術の要旨を判断するためには、特許請求の範囲を参酌すべきである。
[0071]
 なお、本明細書の開示の技術は、以下のような構成をとることも可能である。
(1)第1のインピーダンスを有するパッケージと、
 前記パッケージの両端にそれぞれ接続された、前記第1のインピーダンスとは異なる第2のインピーダンスを有する第1の伝送路及び第2の伝送路と、
 前記パッケージと前記第1の伝送路の接続部、及び前記パッケージと前記第2の伝送路の接続部にそれぞれ配設された、λ/4の電気長を持ち(但し、λは所望周波数に応じた電磁波波長とする)、且つ前記第1のインピーダンスと前記第2のインピーダンスの中間となるようにインピーダンスが調整された中間区間と、
を具備する伝送装置。
(2)前記第1の伝送路に前記所望周波数の信号を入力したときに、前記第1の伝送路と前記中間区間の境界での第1の反射波と、前記中間区間と前記パッケージとの境界での第2の反射波が、逆位相で且つほぼ同じパワーとなって打ち消し合い、
 又は、前記第2の伝送路に前記所望周波数の信号を入力したときに、前記第2の伝送路と前記中間区間の境界での第1の反射波と、前記中間区間と前記パッケージとの境界での第2の反射波が、逆位相で且つほぼ同じパワーとなって打ち消し合う、
上記(1)に記載の伝送装置。
(3)前記パッケージは回路チップであり、
 前記第1の伝送路及び前記第2の伝送路は、印刷配線基板上に形成された配線パターンであり、
 前記回路チップの両端の端子が、前記第1の伝送路及び前記第2の伝送路の各端部に形成されたランドにソルダーでそれぞれ接合され、
 前記中間区間は、前記ランドと、前記第1の伝送路及び前記第2の伝送路のランド付近を覆うレジスト膜の塗布領域からなる、
上記(1)又は(2)のいずれかに記載の伝送装置。
(4)前記パッケージが有する第1のインピーダンスZ1と、前記第1の伝送路及び前記第2の伝送路が有する第2のインピーダンスZ2に基づいて、前記中間区間のインピーダンスZ0が調整される、
上記(1)乃至(3)のいずれかに記載の伝送装置。
(5)前記中間区間のインピーダンスZ0は、下式(2)に基づいて調整される、
上記(4)に記載の伝送装置。
[0072]
[数2]


[0073]
(6)前記ランドのサイズに基づいて前記中間区間のインピーダンスが調整される、
上記(3)に記載の伝送装置。
(7)前記回路チップの端子と前記配線パターンとの電気接点から電気長がλ/4となる地点まで前記レジスト膜の塗布領域が形成されている、
上記(3)又は(6)のいずれかに記載の伝送装置。
(8)第1のインピーダンスを有する回路チップを表層に搭載し、
 前記回路チップの入力端子及び出力端子にそれぞれ接続された、記第1のインピーダンスとは異なる第2のインピーダンスを有する第1の配線パターン及び第2の配線パターンと、
 前記第1のインピーダンスと前記第2のインピーダンスの中間となる第3のインピーダンスをそれぞれ有する、前記回路チップの入力端子と前記第1の配線パターンの接点となる第1のランド、及び前記回路チップの出力端子と前記第2の配線パターンの接点となる第2のランドと、
 前記第1のランド及び前記第2のランドを覆い、所望周波数に応じた電気長を有するレジスト膜の塗布領域と、
を具備する印刷配線基板。
(9)1以上の印刷配線基板を含み、
 少なくとも1つの印刷配線基板は、第1のインピーダンスを有する回路チップを表層に搭載し、
 前記回路チップの入力端子及び出力端子にそれぞれ接続された、前記第1のインピーダンスとは異なる第2のインピーダンスを有する第1の配線パターン及び第2の配線パターンと、
 前記第1のインピーダンスと前記第2のインピーダンスの中間となる第3のインピーダンスをそれぞれ有する、前記回路チップの入力端子と前記第1の配線パターンの接点となる第1のランド、及び前記回路チップの出力端子と前記第2の配線パターンの接点となる第2のランドと、
 前記第1のランド及び前記第2のランドを覆い、所望周波数に応じた電気長を有するレジスト膜の塗布領域と、
を具備する、情報機器。

符号の説明

[0074]
 100…印刷配線基板、101002…配線
 103、104…ランド、110…回路チップ
 110112…接続端子、121、122…ソルダー
 130…レジスト膜、131、132…中間区間(レジスト塗布領域)
 1000…印刷配線基板、1001~1003…配線(高周波信号)
 1004~1005…ランド(高周波信号)
 1011~1013…配線(低周波信号)
 1014~1016…ランド(低周波信号)
 1030…レジスト膜(高周波信号)
 1080…レジスト膜(高周波信号)
 1100…回路チップ、1101…入力端子(高周波信号)
 1102、1103…出力端子(高周波信号)
 1104…RFスイッチ(高周波信号)、1110…高周波信号伝搬部
 1111…入力端子(高周波信号)
 1112、1113…出力端子(高周波信号)
 1114…RFスイッチ(高周波信号)、1150…低周波信号伝搬部

請求の範囲

[請求項1]
 第1のインピーダンスを有するパッケージと、
 前記パッケージの両端にそれぞれ接続された、前記第1のインピーダンスとは異なる第2のインピーダンスを有する第1の伝送路及び第2の伝送路と、
 前記パッケージと前記第1の伝送路の接続部、及び前記パッケージと前記第2の伝送路の接続部にそれぞれ配設された、λ/4の電気長を持ち(但し、λは所望周波数に応じた電磁波波長とする)、且つ前記第1のインピーダンスと前記第2のインピーダンスの中間となるようにインピーダンスが調整された中間区間と、
を具備する伝送装置。
[請求項2]
 前記第1の伝送路に前記所望周波数の信号を入力したときに、前記第1の伝送路と前記中間区間の境界での第1の反射波と、前記中間区間と前記パッケージとの境界での第2の反射波が、逆位相で且つほぼ同じパワーとなって打ち消し合い、
 又は、前記第2の伝送路に前記所望周波数の信号を入力したときに、前記第2の伝送路と前記中間区間の境界での第1の反射波と、前記中間区間と前記パッケージとの境界での第2の反射波が、逆位相で且つほぼ同じパワーとなって打ち消し合う、
請求項1に記載の伝送装置。
[請求項3]
 前記パッケージは回路チップであり、
 前記第1の伝送路及び前記第2の伝送路は、印刷配線基板上に形成された配線パターンであり、
 前記回路チップの両端の端子が、前記第1の伝送路及び前記第2の伝送路の各端部に形成されたランドにソルダーでそれぞれ接合され、
 前記中間区間は、前記ランドと、前記第1の伝送路及び前記第2の伝送路のランド付近を覆うレジスト膜の塗布領域からなる、
請求項1に記載の伝送装置。
[請求項4]
 前記パッケージが有する第1のインピーダンスZ1と、前記第1の伝送路及び前記第2の伝送路が有する第2のインピーダンスZ2に基づいて、前記中間区間のインピーダンスZ0が調整される、
請求項1に記載の伝送装置。
[請求項5]
 前記中間区間のインピーダンスZ0は、下式(1)に基づいて調整される、
請求項4に記載の伝送装置。
[数1]


[請求項6]
 前記ランドのサイズに基づいて前記中間区間のインピーダンスが調整される、
請求項3に記載の伝送装置。
[請求項7]
 前記回路チップの端子と前記配線パターンとの電気接点から電気長がλ/4となる地点まで前記レジスト膜の塗布領域が形成されている、
請求項3に記載の伝送装置。
[請求項8]
 第1のインピーダンスを有する回路チップを表層に搭載し、
 前記回路チップの入力端子及び出力端子にそれぞれ接続された、記第1のインピーダンスとは異なる第2のインピーダンスを有する第1の配線パターン及び第2の配線パターンと、
 前記第1のインピーダンスと前記第2のインピーダンスの中間となる第3のインピーダンスをそれぞれ有する、前記回路チップの入力端子と前記第1の配線パターンの接点となる第1のランド、及び前記回路チップの出力端子と前記第2の配線パターンの接点となる第2のランドと、
 前記第1のランド及び前記第2のランドを覆い、所望周波数に応じた電気長を有するレジスト膜の塗布領域と、
を具備する印刷配線基板。
[請求項9]
 1以上の印刷配線基板を含み、
 少なくとも1つの印刷配線基板は、第1のインピーダンスを有する回路チップを表層に搭載し、
 前記回路チップの入力端子及び出力端子にそれぞれ接続された、前記第1のインピーダンスとは異なる第2のインピーダンスを有する第1の配線パターン及び第2の配線パターンと、
 前記第1のインピーダンスと前記第2のインピーダンスの中間となる第3のインピーダンスをそれぞれ有する、前記回路チップの入力端子と前記第1の配線パターンの接点となる第1のランド、及び前記回路チップの出力端子と前記第2の配線パターンの接点となる第2のランドと、
 前記第1のランド及び前記第2のランドを覆い、所望周波数に応じた電気長を有するレジスト膜の塗布領域と、
を具備する情報機器。

図面

[ 図 1]

[ 図 2]

[ 図 3]

[ 図 4]

[ 図 5]

[ 図 6]

[ 図 7]

[ 図 8]

[ 図 9]

[ 図 10]