Processing

Please wait...

Settings

Settings

Goto Application

1. WO2020114660 - HYBRID SHORT CIRCUIT FAILURE MODE PREFORM FOR POWER SEMICONDUCTOR DEVICES

Publication Number WO/2020/114660
Publication Date 11.06.2020
International Application No. PCT/EP2019/078249
International Filing Date 17.10.2019
IPC
H01L 23/62 2006.01
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
23Details of semiconductor or other solid state devices
58Structural electrical arrangements for semiconductor devices not otherwise provided for
62Protection against overcurrent or overload, e.g. fuses, shunts
H01L 25/07 2006.01
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
25Assemblies consisting of a plurality of individual semiconductor or other solid state devices
03all the devices being of a type provided for in the same subgroup of groups H01L27/-H01L51/128
04the devices not having separate containers
07the devices being of a type provided for in group H01L29/78
CPC
H01L 23/62
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
23Details of semiconductor or other solid state devices
58Structural electrical arrangements for semiconductor devices not otherwise provided for ; , e.g. in combination with batteries
62Protection against overvoltage, e.g. fuses, shunts
H01L 24/72
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
24Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
71Means for bonding not being attached to, or not being formed on, the surface to be connected
72Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
Applicants
  • ABB SCHWEIZ AG [CH]/[CH]
Inventors
  • COTTET, Didier
  • KICIN, Slavo
Agents
  • KUHNEN & WACKER PATENT- UND RECHTSANWALTSBÜRO PARTG MBB
Priority Data
18211088.207.12.2018EP
Publication Language English (EN)
Filing Language English (EN)
Designated States
Title
(EN) HYBRID SHORT CIRCUIT FAILURE MODE PREFORM FOR POWER SEMICONDUCTOR DEVICES
(FR) PRÉFORME DE MODE DE DÉFAILLANCE DE COURT-CIRCUIT HYBRIDE POUR DISPOSITIFS À SEMI-CONDUCTEUR DE PUISSANCE
Abstract
(EN)
A power semiconductor module comprises a base plate (1); a semiconductor chip (2) disposed on and in contact with a top surface of the base plate (1), a preform (3) disposed on and in contact with a top surface of the semiconductor chip (2); and a pressing element (4) in contact with and applying a pressure onto a top surface of the preform (3). The preform (3) comprises a first electrically conductive layer (6) and a second electrically conductive layer (5). The first electrically conductive layer (6) has at least one protrusion (7) protruding towards the top surface of the semiconductor chip (2) and defining a recess (9) in the first electrically conductive layer (6) of the preform (3), wherein the recess (9) may annularly surround the protrusion (7). The at least one protrusion (7) is made from the same material as the first electrically conducting layer (6) and integrally formed with it or the first electrically conducting layer (6) and the at least one protrusion (7) are made from different materials. At least a portion of the second electrically conductive layer (5) is positioned in the recess (9) and on the top surface of the semiconductor chip (2). The material of the at least one protrusion (7) has a higher melting point than the material of the second electrically conductive layer (5). The power semiconductor module is configured so that in an event of semiconductor chip failure with heat dissipation, the protrusion (7) of the first electrically conductive layer (6) penetrates through residual material (8) of the semiconductor chip (2) upon pressure applied by the pressing element (4) towards the base plate (1) so as to establish a contact between the protrusion (7) of the first electrically conductive layer (6) and the base plate (1) and form a short circuit bridging the defective semiconductor chip (2) in a short circuit failure mode. The bottom surface of the preform (3) may be formed by a bottom surface of the second electrically conductive layer (5) alone or by a bottom surface of the second electrically conductive layer (5) and a bottom surface of the protrusion (7).
(FR)
L'invention concerne un module semi-conducteur de puissance comprenant une plaque de base (1) ; une puce semi-conductrice (2) disposée sur et en contact avec une surface supérieure de la plaque de base (1), une préforme (3) disposée sur et en contact avec une surface supérieure de la puce semi-conductrice (2) ; et un élément de pressage (4) en contact avec et appliquant une pression sur une surface supérieure de la préforme (3). La préforme (3) comprend une première couche électriquement conductrice (6) et une seconde couche électriquement conductrice (5). La première couche électriquement conductrice (6) présente au moins une saillie (7) faisant saillie vers la surface supérieure de la puce semi-conductrice (2) et définissant un évidement (9) dans la première couche électriquement conductrice (6) de la préforme (3), l'évidement (9) pouvant entourer de manière annulaire la saillie (7). L'au moins une saillie (7) est constituée du même matériau que la première couche électriquement conductrice (6) et formée d'un seul tenant avec celle-ci ou la première couche électriquement conductrice (6) et l'au moins une saillie (7) est réalisée à partir de différents matériaux. Au moins une partie de la seconde couche électriquement conductrice (5) est positionnée dans l'évidement (9) et sur la surface supérieure de la puce semi-conductrice (2). Le matériau de l'au moins une saillie (7) a un point de fusion plus élevé que le matériau de la seconde couche électriquement conductrice (5). Le module semi-conducteur de puissance est configuré de telle sorte que, en cas de défaillance de puce semi-conductrice avec dissipation de chaleur, la saillie (7) de la première couche électriquement conductrice (6) pénètre à travers le matériau résiduel (8) de la puce semi-conductrice (2) lors de la pression appliquée par l'élément de pressage (4) vers la plaque de base (1) de manière à établir un contact entre la saillie (7) de la première couche électriquement conductrice (6) et la plaque de base (1) et former un court-circuit reliant la puce semi-conductrice défectueuse (2) dans un mode de défaillance de court-circuit. La surface inférieure de la préforme (3) peut être formée par une surface inférieure de la seconde couche électriquement conductrice (5) seule ou par une surface inférieure de la seconde couche électriquement conductrice (5) et une surface inférieure de la saillie (7).
Latest bibliographic data on file with the International Bureau