Processing

Please wait...

Settings

Settings

Goto Application

1. WO2020114409 - PREPARATION METHOD FOR SEMICONDUCTOR DEVICE

Document

说明书

发明名称 0001   0002   0003   0004   0005   0006   0007   0008   0009   0010   0011   0012   0013   0014   0015   0016   0017   0018   0019   0020   0021   0022   0023   0024   0025   0026   0027   0028   0029   0030   0031   0032   0033   0034   0035   0036   0037   0038   0039   0040   0041   0042   0043   0044   0045   0046   0047   0048   0049  

权利要求书

1   2   3   4   5   6   7   8   9   10   11   12   13   14   15  

附图

1A   1B   1C   2   3A   3B   3C   3D  

说明书

发明名称 : 半导体器件制备方法

[0001]
相关申请
[0002]
本申请要求于2018年12月5日提交中国专利局的、申请号为201811478102.9、申请名称为“半导体器件制备方法”的中国专利申请的优先权,其全部内容通过引用结合在本申请中。

技术领域

[0003]
本发明涉及半导体领域,尤其涉及一种半导体器件制备方法。

背景技术

[0004]
半导体器件通常包括工作结构和对工作结构进行保护的保护结构,如金属-氧化物-半导体场效应管(Metal-Oxide-Semiconductor Field-Effect Transistor,以下简称MOS管)在生产、组装、测试或搬运过程中都可能生成静电,当静电电压较高时,会损坏MOS管,因此通常增加二极管作为静电保护结构与MOS管并联以保护MOS管。在半导体器件的具体的制备工艺中,通常是在半导体衬底的非原胞区域形成场氧,以场氧为掩膜对半导体衬底进行自对准阱注入以在原胞区形成阱区,并在场氧上淀积半导体层,对半导体层进行掺杂而在非原胞区上形成保护结构,以及在阱区进行掺杂而在原胞区内形成工作结构,接着淀积一层层间介质层并在层间介质层中形成接触孔以引出电极。为实现自对准掩膜阱注入,场氧需达到一定的厚度,设为h1,而淀积在场氧上的半导体层也具有一定的厚度,设为h2,即在半导体衬底上,非原胞区上的保护结构的表面比原胞区内的工作结构的表面高h1+h2,而层间介质层的上表面是平整的,这就使得非原胞区上的保护结构上方的层间介质层的厚度 比原胞区上方的层间介质层厚度小h1+h2,导致保护结构上方的层间介质层较薄,在后续工艺中,如在形成金属层并对金属层进行刻蚀的过程中,保护结构上方的层间介质层容易被损耗,使保护结构暴露在外而损伤保护结构。
[0005]
发明内容
[0006]
根据本申请的各种实施例提供一种半导体器件制备方法。
[0007]
一种半导体器件制备方法,所述半导体器件包括工作结构和对所述工作结构进行保护的保护结构,所述制备方法包括:
[0008]
提供半导体衬底,所述半导体衬底包括原胞区和非原胞区,在所述非原胞区的半导体衬底上形成隔离介质层,在所述隔离介质层上形成具有第一导电类型掺杂的半导体层;
[0009]
以所述半导体层和所述隔离介质层为掩膜对所述半导体衬底进行第一导电类型阱注入,在所述原胞区的半导体衬底内形成阱区;
[0010]
对所述阱区进行掺杂以在所述原胞区内形成工作结构,对所述半导体层进行掺杂以在所述非原胞区上形成所述保护结构;
[0011]
在所述工作结构和所述保护结构上形成层间介质层,并在所述层间介质层内形成接触孔,在所述层间介质层上形成与所述接触孔连接的金属互连层,通过所述金属互连层和所述接触孔连接所述工作结构和所述保护结构。
[0012]
本申请的一个或多个实施例的细节在下面的附图和描述中提出。本申请的其他特征、目的和优点将从说明书、附图以及权利要求书变得明显。

附图说明

[0013]
为了更好地描述和说明这里公开的那些申请的实施例和/或示例,可以参考一幅或多幅附图。用于描述附图的附加细节或示例不应当被认为是对所公开的申请、目前描述的实施例和/或示例以及目前理解的这些申请的最佳模式中的任何一者的范围的限制。
[0014]
图1a至图1c为传统技术半导体器件制备方法的相关步骤对应的器件状态图;
[0015]
图2为本申请一实施例中半导体器件制备方法的步骤流程图;
[0016]
图3a至图3d为本申请中半导体器件制备方法各步骤对应的器件状态图。

具体实施方式

[0017]
为了便于理解本申请,下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的首选实施例。但是,本申请可以以许多不同的形式来实现,并不限于本文所描述的实施例。相反地,提供这些实施例的目的是使对本申请的公开内容更加透彻全面。
[0018]
除非另有定义,本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本申请。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
[0019]
为了彻底理解本申请,将在下列的描述中提出详细步骤以及结构,以便阐释本申请提出的技术方案。本申请的较佳实施例详细描述如下,然而除了这些详细描述外,本申请还可以具有其他实施方式。
[0020]
以垂直双扩散金属氧化物半导体场效应管(Vertical Double-diffused Metal-Oxide-Semiconductor Field-Effect Transistor,以下简称VDMOS管)连接二极管为例说明目前制备半导体器件的工艺步骤,其中,VDMOS管为工作结构,二极管为静电保护结构,该制备步骤包括:
[0021]
步骤S110:提供半导体衬底,半导体衬底包括原胞区和非原胞区,在非原胞区上形成场氧。
[0022]
如图1a所示,半导体衬底110包括原胞区B和非原胞区A,在半导体衬底110上形成一层场氧后,通过光刻、刻蚀工艺去除原胞区域的场氧,保留非原胞区域A的场氧120。
[0023]
步骤S120:在所述原胞区的半导体衬底内形成沟槽并在所述沟槽内壁形 成栅氧化层,在所述沟槽内填充栅多晶硅,以场氧为掩膜对原胞区域的半导体衬底进行第一导电类型阱注入,形成阱区。
[0024]
如图1b所示,通过光刻与刻蚀工艺在原胞区的半导体衬底110内形成沟槽,在沟槽内壁形成栅氧化层111,在沟槽内填充栅多晶硅112,以场氧120为掩膜对原胞区域的半导体衬底进行自对准阱注入,形成阱区113。其中,场氧120需达到一定厚度h1才能作为阱注入的自对准掩膜,即场氧120的厚度为h1。
[0025]
步骤S130:在场氧上形成半导体层,并对半导体层进行第一导电类型掺杂形成第一导电类型半导体结构,对半导体层进行第二导电类型掺杂形成第二导电类型半导体结构,第一导电类型半导体结构和第二导电类型半导体结构形成P N结,对阱区进行第二导电类型掺杂形成源区,在半导体层、沟槽和源区上形成层间介质层,并在层间介质层内形成接触孔,通过接触孔从第一导电类型半导体结构处引出二极管的第一极,从第二导电类型半导体结构处引出二极管的第二极,从源区引出源极,从栅多晶硅处引出栅极,在所述层间介质层上形成金属互连层,通过所述金属互连层连接第一极和栅极,连接第二极和源极。
[0026]
如图1c所示,在场氧120上淀积一层半导体层,半导体层的厚度为h2,,并对半导体层进行第一导电类型掺杂和第二导电类型掺杂,使半导体层的部分半导体具有第一导电类型,部分半导体具有第二导电类型,即半导体层形成有第一导电类型半导体结构131和第二导电类型半导体结构132,第一导电类型半导体结构131和第二导电类型半导体结构132形成PN结,该PN结构成二极管。同时,对阱区进行第二导电类型掺杂形成源区114。在源区114、沟槽及半导体层上方覆盖一层层间介质层140,在层间介质层140内形成接触孔150,具体为在第一导电类型半导体131上方的层间介质层140形成接触孔以引出二极管的第一极,在第二导电类型半导体132上方的层间介质层140形成接触孔引出二极管的第二极,在源区114上方的层间介质层140形成接触孔引出源极,在栅多晶硅112上方的层间介质层140形成接触孔引出 栅极(图中未示出)。在层间介质层140上形成金属互连层160,通过金属互连层160连接第一极和栅极,并连接第二极和源极,并在半导体衬底的背面形成漏极,由此形成具有二极管静电保护的VDMOS器件。
[0027]
上述半导体制备方法形成的半导体器件,场氧120的厚度为h1,半导体层的厚度为h2,半导体层上方的层间介质层140的厚度为d1,源区114上方的层间介质层140的厚度为d2,则d2-d1=h1+h2,即非原胞区A上方的层间介质层的厚度比原胞区上方的层间介质层的厚度薄h1+h2。而由于在层间介质层中需形成接触孔,接触孔的尺寸受工艺线宽的限制,使得原胞区上方的层间介质层的厚度不能超过一定值,从而使得非原胞区上方的层间介质层较薄。在后续的工艺中如金属刻蚀工艺中,层间介质层会有所损失,当非原胞区上方的层间介质层较薄时,非原胞区上方的层间介质层很可能在金属刻蚀工艺中被去除而损伤层间介质层下方的保护结构。
[0028]
基于此,本方案提出了一种新的半导体制备方法,可以增大保护结构上的层间介质层的厚度如图2所示,该制备方法包括:
[0029]
步骤S210:提供半导体衬底,半导体衬底包括原胞区和非原胞区,在非原胞区的半导体衬底上形成隔离介质层,在隔离介质层上形成具有第一导电类型掺杂的半导体层。
[0030]
如图3a所示,提供半导体衬底210,半导体衬底210包括原胞区N和非原胞区M,在一实施例中,原胞区N位于半导体衬底210的中间位置,非原胞区M位于半导体衬底210的外围且包围原胞区N,由此对原胞区内的结构进行隔离。在非原胞区M的半导体衬底上形成隔离介质层220,在隔离介质层220上形成具有第一导电类型掺杂的半导体层230。在一实施例中,半导体层230为第一导电类型多晶硅层,半导体层230也可为其他多晶半导体材料。半导体层230的厚度 在一实施例中,隔离介质层220的厚度H3的范围为 可选约 在一实施例中,隔离介质层220为氧化硅层。在一具体的实施例中,当隔离介质层220为氧化硅层,且半导体层230为多晶硅层,在非原胞区的半导体衬底210上形成氧化硅层 并在氧化硅层上形成第一导电类型多晶硅层的具体方法可为:通过热氧化工艺在半导体衬底210上形成一层热氧化层,通过淀积工艺在热氧化层上淀积一层多晶硅层,通过掺杂工艺对多晶硅层进行第一导电类型掺杂,形成第一导电类型多晶硅层,通过第一次光刻和刻蚀工艺刻蚀掉原胞区的多晶硅并保留非原胞区的多晶硅,通过第二次刻蚀工艺刻蚀掉原胞区域的热氧层并保留非原胞区域的热氧化层,在第二次刻蚀工艺中,可以以多晶硅层为掩膜对热氧化层进行第二次刻蚀,由此可以省略一次光刻工艺。在非原胞区的半导体衬底上形成隔离介质层并在隔离介质层上形成具有第一导电类型掺杂的半导体层的工艺步骤并不限于此,在其他实施例中,也可以是先进行光刻与刻蚀工艺,再进行掺杂工艺。
[0031]
步骤S220:以半导体层和隔离介质层为掩膜对所述半导体衬底进行第一导电类型阱注入,在所述原胞区的半导体衬底内形成阱区。
[0032]
如图3b所示,以半导体层230和隔离介质层220为掩膜,对半导体衬底210进行第一导电类型阱注入,在原胞区的半导体衬底内形成阱区213。在一实施例中,隔离介质层220和半导体层230的总厚度H2+H3的范围为 该厚度可以在阱注入时避免阱注入粒子进入非原胞区的半导体衬底内。在一实施例中,半导体层的第一导电类型掺杂的剂量比半导体衬底的第一导电类型阱注入的剂量至少大一个数量级,其中,第一导电类型阱注入的剂量不超过2E13/cm 2,可为5E12/cm 2~2E13/cm 2,半导体层230的第一导电类型掺杂的剂量不低于4E14/cm 2,可为4E14/cm 2~8E14/cm 2,即半导体层230的第一导电类型掺杂的剂量是第一导电类型阱注入的剂量的至少十倍。当以半导体层230和隔离介质层220为掩膜进行第一导电类型阱注入时,第一导电类型阱注入粒子对半导体层的影响较小。当保护结构对半导体层中的第一导电类型掺杂浓度的准确性要求较高时,在进行半导体层的第一导电类型掺杂时,可考虑后续阱注入工艺的影响适当降低掺杂剂量。
[0033]
在一实施例中,当工作结构为VDMOS管时,在阱注入工艺之前,还包括在原胞区形成沟槽,在沟槽内壁形成栅氧层并在沟槽内填充栅多晶硅的步 骤。如图3b所示,通过光刻与刻蚀工艺在原胞区内的半导体衬底210上形成若干沟槽,通过热氧化工艺在沟槽内壁形成一层栅氧层212,通过淀积工艺淀积一层多晶硅,该多晶硅填充于沟槽内,通过回蚀工艺去除沟槽外的多晶硅并保留沟槽内的多晶硅形成栅多晶硅212。
[0034]
步骤S230:对阱区进行掺杂以在原胞区内形成工作结构,对半导体层进行掺杂以在非原胞区上形成保护结构。
[0035]
工作结构是以原胞区的半导体衬底为基底,形成于半导体衬底210内,保护结构是以非原胞区的半导体衬底上的半导体层为基底,形成于半导体衬底210上。在步骤S220中形成半导体层230和阱区213后,经过掺杂等工艺在原胞区内形成工作结构,在非原胞区上形成保护结构。
[0036]
步骤S240:在工作结构和保护结构上形成层间介质层,并在层间介质层内形成接触孔,在层间介质层上形成与接触孔连接的金属互连层,通过金属互连层和接触孔连接工作结构和保护结构。
[0037]
通过步骤S230,形成工作结构和保护结构,其中,保护结构形成于半导体层230内,工作结构形成于原胞区的半导体衬底210内。如图3d所示,形成工作结构和保护结构后,需淀积一层层间介质层240,并在层间介质层240内形成接触孔,通过接触孔引出工作结构和保护结构的各个电极,然后在层间介质层上淀积一层金属互连层,金属互连层与接触孔连接,通过金属互连层和接触孔连接工作结构和保护结构。
[0038]
以工作结构为VDMOS管,保护结构为二极管为例对步骤S230和步骤S240进行说明,其中,半导体衬底具有第二导电类型。
[0039]
在步骤S230中,对阱区进行掺杂以在原胞区内形成工作结构,对半导体层进行掺杂以在非原胞区上形成保护结构的步骤具体包括:
[0040]
对阱区进行第二导电类型掺杂形成源区,对半导体层的部分区域进行第二导电类型掺杂以形成并列的第一导电类型半导体结构和第二导电类型半导体结构。
[0041]
如图3c所示,对阱区213进行掺杂形成源区214,对半导体层的部分区 域进行第二导电类型掺杂以使部分区域的第一导电类型半导体转变为第二导电类型半导体,从而使半导体层形成并列的第一导电类型半导体结构231和第二导电类型半导体结构232,其中,第一导电类型半导体结构231为半导体层未进行第二导电类型掺杂的区域,第二导电类型半导体结构232为半导体层中进行第二导电类型掺杂的区域,并列的第一导电类型半导体结构231和第二导电类型半导体结构232形成PN结。在一实施例中,继续参见图3c,半导体层形成有多个第一导电类型半导体结构231和多个第二导电类型半导体结构232,且第一导电类型半导体结构231与第二导电类型半导体结构232的数目相等,第一导电类型半导体结构231与第二导电类型半导体结构232交替设置,分别从位于最外端的第一导电类型半导体结构231和第二导电类型半导体结构232引出二极管的第一极和第二极,由此形成多个串联的PN结。
[0042]
在一实施例中,对阱区进行第二导电类型掺杂形成源区,对半导体层的部分区域进行第二导电类型掺杂的步骤具体包括:共用一片掩膜板在阱区和半导体层上形成掺杂窗口,并同时对阱区和半导体层进行第二导电类型掺杂。共用一片掩膜板,在原胞区域上方以及部分半导体层上形成掺杂窗口,同时对阱区和部分半导体层进行第二导电类型掺杂,可节省工艺步骤。
[0043]
在步骤S240中,在工作结构和保护结构上形成层间介质层,并在层间介质层内形成接触孔,在层间介质层上形成与接触孔连接的金属互连层,通过金属互连层和接触孔连接工作结构和保护结构的步骤具体包括:
[0044]
在源区、沟槽及第一导电类型半导体结构和第二导电类型半导体结构上形成层间介质层,在源区上方的层间介质层上形成第一接触孔并引出与源区连接的源极,在沟槽上方的层间介质层上形成第二接触孔并引出与栅多晶硅连接的栅极,在第一导电类型半导体结构上方的层间介质层上形成第三接触孔并引出二极管的第一极,在第二导电类型半导体结构上方的层间介质层上形成第四接触孔并引出二极管的第二极,在层间介质层上形成金属互连层,使第一极与栅极连接,第二极与源极连接。
[0045]
如图3d所示,在源区、沟槽及第一导电类型半导体结构和第二导电类型半导体结构上淀积一层层间介质层240,在源区214上方的层间介质层240内形成第一接触孔251并引出与源区214连接的源极,在沟槽上方的层间介质层240内形成第二接触孔并引出与栅多晶硅212连接的栅极,在第一导电类型半导体结构231上方的层间介质层内形成第三接触孔253并引出二极管的第一极,在第二导电类型半导体结构232上方的层间介质层240上形成第四接触孔254并引出二极管的第二极。在层间介质层240上形成金属互连层,金属互连层包括与第一接触孔连接的第一金属条261、与第二接触孔连接的第二金属条(图中未示出)、与第三接触孔253连接的第三金属条263以及与第四接触孔254连接的第四金属条264,通过金属互连层和接触孔,使第一极与栅极连接,第二极与源极连接。在一实施例中,引出源极的第一接触孔251穿透源区214并延伸至阱区213,引出二极管第一极的第三接触孔253穿透第一导电类型半导体结构231并停止于隔离介质层220上,引出二极管第二极的第四接触孔254穿透第二导电类型半导体结构232并停止于隔离介质层220上。同时,在半导体衬底210背离层间介质层的一侧形成漏极,由此完成VDMOS管与二极管的并联,利用二极管实现对VDMOS的静电保护功能。
[0046]
在一实施例中,半导体衬底包括半导体基底自半导体基底生长的外延层。在一实施例中,第一导电类型可为P型,第二导电类型可为N型,或第一导电类型可为N型,第二导电类型可为P型。当第一导电类型为P型时,通过上述方法形成的VDMOS管为N型VDMOS管,形成的二极管中的第一极为阳极,第二极为阴极,当第一导电类型为N型时,通过上述方法形成的VDMOS管为P型VDMOS管,形成的二极管中的第一极为阴极,第二极为阳极。上述实施例具体以VDMOS管作为工作结构,在其他实施例中,也可以是横向双扩散金属氧化物半导体场效应管(Lateral Double-diffused Metal-Oxide-Semiconductor Field-Effect Transistor,简称LDMOS管)或者其他具有阱注入工艺的半导体器件,在阱注入时以保护结构中的隔离介质层和 半导体层为掩膜代替场氧实现自对准阱注入的方案均落入本申请的保护范围之内。
[0047]
上述半导体器件制备方法,在对原胞区N的半导体衬底210进行阱注入之前,先在非原胞区M形成隔离介质层220和半导体层230,以隔离介质层220和半导体层230共同作为自对准掩膜,对半导体衬底210进行阱注入,从而在原胞区N形成阱区,而非原胞区M由于受隔离介质层220和半导体层230的屏蔽作用而不受阱注入的影响。在传统技术中,非原胞区域上的保护结构形成于场氧上,且使用场氧作为自对准掩膜,场氧的厚度h1较厚,而在本申请中,非原胞区域上的保护结构形成于隔离介质层220上,由于以隔离介质层220和形成保护结构的半导体层230作为自对准掩膜,只要隔离介质层220和半导体层230整体达到一定厚度即可作为自对准掩膜,即隔离介质层220的厚度H3可以比较薄,隔离介质层的厚度H3小于场氧的厚度h1,而半导体层的厚度保持不变时,即H2=h2时,使得非原胞区上的保护结构与原胞区内的工作结构形成的台阶高度减小,当原胞区上方的层间介质层的厚度不变时,即D2=d2时,本申请中的非原胞区上的保护结构上方的层间介质层的厚度增大,即D1>d1,使得层间介质层对保护结构的隔离作用增强。
[0048]
以上所述实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
[0049]
以上所述实施例仅表达了本申请的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对申请专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本申请构思的前提下,还可以做出若干变形和改进,这些都属于本申请的保护范围。因此,本申请专利的保护范围应以所附权利要求为准。

权利要求书

[权利要求 1]
一种半导体器件制备方法,所述半导体器件包括工作结构和对所述工作结构进行保护的保护结构,所述制备方法包括: 提供半导体衬底,所述半导体衬底包括原胞区和非原胞区,在所述非原胞区的半导体衬底上形成隔离介质层,在所述隔离介质层上形成具有第一导电类型掺杂的半导体层; 以所述半导体层和所述隔离介质层为掩膜对所述半导体衬底进行第一导电类型阱注入,在所述原胞区的半导体衬底内形成阱区; 对所述阱区进行掺杂以在所述原胞区内形成所述工作结构,对所述半导体层进行掺杂以在所述非原胞区上形成所述保护结构;以及 在所述工作结构和所述保护结构上形成层间介质层,并在所述层间介质层内形成接触孔,在所述层间介质层上形成与所述接触孔连接的金属互连层,通过所述金属互连层和所述接触孔连接所述工作结构和所述保护结构。
[权利要求 2]
如权利要求1所述的制备方法,其中,所述半导体层的第一导电类型掺杂的剂量比所述半导体衬底的第一导电类型阱注入的剂量至少大一个数量级。
[权利要求 3]
如权利要求2所述的制备方法,其中,所述第一导电类型掺杂的剂量不低于4E14/cm 2,所述第一导电类型阱注入的剂量不超过2E13/cm 2
[权利要求 4]
如权利要求1所述的制备方法,其中,所述隔离介质层的厚度范围为
[权利要求 5]
如权利要求4所述的制备方法,其中,所述隔离介质层和所述半导体层的总厚度的范围为
[权利要求 6]
如权利要求1所述的制备方法,其中,所述隔离介质层为氧化硅层。
[权利要求 7]
如权利要求6所述的制备方法,其中,所述半导体层为第一导电类型多晶硅层。
[权利要求 8]
如权利要求1所述的制备方法,其中,所述原胞区位于所述半导体衬 底的中间位置,非原胞区位于所述半导体衬底的外围且包围所述原胞区。
[权利要求 9]
如权利要求1所述的制备方法,其中,所述工作结构为VDMOS管,在对所述原胞区的半导体衬底进行第一导电类型阱注入的步骤之前,还包括: 在所述原胞区形成沟槽,在所述沟槽内壁形成栅氧层并在所述沟槽内填充栅多晶硅。
[权利要求 10]
如权利要求9所述的制备方法,其中,所述保护结构为二极管,所述半导体衬底具有第二导电类型; 所述对所述阱区进行掺杂以在所述原胞区内形成所述工作结构,对所述半导体层进行掺杂以在所述非原胞区上形成所述保护结构的步骤具体包括: 对所述阱区进行第二导电类型掺杂形成源区,对所述半导体层的部分区域进行第二导电类型掺杂以形成并列的第一导电类型半导体结构和第二导电类型半导体结构; 所述在所述工作结构和所述保护结构上形成层间介质层,并在所述层间介质层内形成接触孔,在所述层间介质层上形成与所述接触孔连接的金属互连层,通过所述金属互连层和所述接触孔连接所述工作结构和所述保护结构的步骤具体包括: 在所述源区、沟槽及所述第一导电类型半导体结构和第二导电类型半导体结构上形成层间介质层,在所述源区上方的层间介质层上形成第一接触孔并引出与所述源区连接的源极,在所述沟槽上方的层间介质层上形成第二接触孔并引出与所述栅多晶硅连接的栅极,在所述第一导电类型半导体结构上方的层间介质层上形成第三接触孔并引出所述二极管的第一极,在所述第二导电类型半导体结构上方的层间介质层上形成第四接触孔并引出所述二极管的第二极,在所述层间介质层上形成金属互连层,使所述第一极与所述栅极连接,所述第二极与所述源极连接。
[权利要求 11]
如权利要求10所述的制备方法,其中,所述对所述阱区进行第二导电类型掺杂形成源区,对所述半导体层的部分区域进行第二导电类型掺杂的步骤具体包括: 共用一片掩膜板在所述阱区和所述半导体层上形成掺杂窗口,并同时对所述阱区和所述半导体层进行第二导电类型掺杂。
[权利要求 12]
如权利要求10所述的制备方法,其中,所述第一接触孔穿透所述源区并延伸至所述阱区内。
[权利要求 13]
如权利要求10所述的制备方法,其中,所述半导体层形成多个所述第一导电类型半导体结构和多个所述第二导电类型半导体结构,且所述第一导电类型半导体结构与所述第二导电类型半导体结构的数目相等,所述第一导电类型半导体结构与所述第二导电类型半导体结构交替设置,分别从位于最外端的第一导电类型半导体结构和第二导电类型半导体结构引出二极管的第一极和第二极。
[权利要求 14]
如权利要求10所述的制备方法,其中,在所述半导体衬底背离所述层间介质层的一侧形成漏极。
[权利要求 15]
如权利要求7所述的制备方法,其中,所述在所述非原胞区的半导体衬底上形成隔离介质层,在所述隔离介质层上形成具有第一导电类型掺杂的半导体层的步骤具体包括: 通过热氧化工艺在所述半导体衬底上形成一层热氧化层; 通过淀积工艺在所述热氧化层上淀积一层多晶硅层; 通过掺杂工艺对所述多晶硅层进行第一导电类型掺杂; 通过第一次光刻和刻蚀工艺刻蚀掉原胞区的多晶硅层并保留非原胞区的多晶硅层;以及 以保留的多晶硅层为掩膜,通过第二次刻蚀工艺刻蚀掉原胞区域的所述热氧层并保留非原胞区域的热氧化层,保留的所述热氧化层和保留的所述多晶硅层分别为隔离介质层和半导体层。

附图

[ 图 1A]  
[ 图 1B]  
[ 图 1C]  
[ 图 2]  
[ 图 3A]  
[ 图 3B]  
[ 图 3C]  
[ 图 3D]